????????電源規(guī)劃是給整個芯片的供電設(shè)計出一個均勻的網(wǎng)絡(luò)，它是芯片物理設(shè)計中非常關(guān)鍵的一部分。電源規(guī)劃在芯片布圖規(guī)劃后或在布圖規(guī)劃過程中交叉完成,它貫穿于整個設(shè)計中，需要在芯片設(shè)計的不同階段對電源的供電網(wǎng)絡(luò)進(jìn)行分析并根據(jù)要求進(jìn)行修改。，主要分三部分內(nèi)容進(jìn)行分析:電源網(wǎng)絡(luò)設(shè)置、數(shù)字與模擬混合供電、單電源與多電源供電電源網(wǎng)絡(luò)設(shè)置。其中電源環(huán)線（power ring）和電源條線（power stripe）的設(shè)置為主要工作。

? ? ? ? 如上圖所示，左圖中左下角為硬核部分，硬核部分的上方和右側(cè)的電源線稱為模塊電源環(huán)。右圖是多電源多電壓中應(yīng)用的電源環(huán)分布示意圖。

????????芯片供電是通過I /O 單元來實現(xiàn)的，在做電源規(guī)劃和電源網(wǎng)絡(luò)設(shè)計時，首先要做電源預(yù)算（power budgeting），商用產(chǎn)品慣例認(rèn)為總的誤差應(yīng)當(dāng)控制在5%之內(nèi)。它包括從電源網(wǎng)絡(luò)和PCB板級到封裝bonding之間的波動（約為1%)，再到電源I /O 單元和電源環(huán)之間的波動(約為1%)和最終直至標(biāo)準(zhǔn)單元之間的電壓降(約為3% ) 。更準(zhǔn)確的預(yù)算則通過功耗分析的手段來做定量計算。

一、電源網(wǎng)絡(luò)的設(shè)計

????????這里闡述的電源網(wǎng)絡(luò)設(shè)計是針對于普通的I /O 單元四方分布的數(shù)字芯片設(shè)計，對于復(fù)雜的數(shù)?；旌显O(shè)計以及多電源設(shè)計將在后面的分別闡述。供電網(wǎng)絡(luò)設(shè)計主要內(nèi)容有以下幾部分組成：

電源連接關(guān)系的定義，又稱為global net connect。

芯片核內(nèi)（core）部分的電源環(huán)設(shè)計，又稱為power ring。

芯片內(nèi)所包含的硬核(如RAM、ROM以及IP、COT模塊等)的電源環(huán)設(shè)計。

芯片核內(nèi)縱橫交錯的電源網(wǎng)格的設(shè)計，又稱為power stripe。

芯片的供電單元與電源環(huán)的連接，又稱為I /O 單元power。

芯片內(nèi)部電源網(wǎng)格和硬核電源環(huán)連接部分的設(shè)計，又稱為ring pins。

將標(biāo)準(zhǔn)單元的供電網(wǎng)絡(luò)與核內(nèi)電源網(wǎng)格總連接設(shè)計，又稱為followpins。

I /O供電單元電源環(huán)的設(shè)計，又稱為I /O單元power ring。

????????最后我們還需要對電源網(wǎng)格進(jìn)行檢查，檢查是否存在短路和開路以及供電不足等問題。對于Flip Chip的設(shè)計，供電網(wǎng)絡(luò)的設(shè)計還包括電源凸點bump的設(shè)計以及布線。下面分別介紹各部分的內(nèi)容。

1、全局電源

????????在電源網(wǎng)格設(shè)計中，首先要對電源進(jìn)行定義，主要包括:全局電源的定義以及連接關(guān)系的定義。全局電源網(wǎng)絡(luò)連接(global net connect)是指把相應(yīng)的端口和網(wǎng)絡(luò)連接到合適的電源和接地網(wǎng)絡(luò)上去，從而使得我們針對整個設(shè)計可以正確無誤地順利完成供電網(wǎng)絡(luò)設(shè)計、電源布線、詳細(xì)布線和功耗分析等步驟。這些終端和網(wǎng)絡(luò)的連接信息一部分包含在Verilog網(wǎng)表中，另一部分則包含在相應(yīng)的LEF文件當(dāng)中。

????????通過Verilog網(wǎng)表中的定義，我們可以把以下幾種類型的網(wǎng)絡(luò)連接到相應(yīng)的全局電源和接地網(wǎng)絡(luò)上去。

• ?電源和接地網(wǎng)絡(luò)

????????它是將網(wǎng)表中每個標(biāo)準(zhǔn)單元和模塊等的電源和接地網(wǎng)絡(luò)連接到合適的全局電源和接地網(wǎng)絡(luò)上去。這些標(biāo)準(zhǔn)單元和模塊等的電源和接地網(wǎng)絡(luò)互連關(guān)系，在Verilog網(wǎng)表中主要通過關(guān)鍵字“wire”進(jìn)行定義。

• 接高電壓和接低電壓網(wǎng)絡(luò)

????????它是將接高電壓和接低電壓網(wǎng)絡(luò)連接到合適的全局電源和接地網(wǎng)絡(luò)上去。它們之間的互連關(guān)系，在Verilog網(wǎng)表中主要通過關(guān)鍵字“ 1'b0”、“ 1'b1”、“supply 0”，以及“supply 1”進(jìn)行定義。

• 電源和接地端口

????????它是將供電端口和接地端口連接到合適的全局電源和接地網(wǎng)絡(luò)上去。諸如“VDD、vdd、vdd!”和“VSS、vss、gnd!”等就是這些電源和接地端口和網(wǎng)絡(luò)在LEF文件中定義的名稱。

• 填充單元網(wǎng)絡(luò)

????????它是將供電端口連接到合適的全局電源和接地網(wǎng)絡(luò)上去。在添加填充單元前后，均可通過手工指定相應(yīng)的連接關(guān)系。

I / O 的拐角單元（corner cell）和I / O 填充單元（filler，spacer）。 因為I / O 在芯片周圍通常需要擺放成類似戒指（ring）一樣的環(huán)形，因此通過這兩個單元可以填充I /O單元之間的空隙以使它們形成電源和地的環(huán)狀網(wǎng)。

2、電源環(huán)線

????????電源環(huán)線（power ring）是指為了均勻供電，包圍在標(biāo)準(zhǔn)單元周圍的環(huán)形供電金屬，它也是連接供電I /O 單元和標(biāo)準(zhǔn)單元的橋梁，供電I /O 單元通過金屬連接到電源環(huán)，標(biāo)準(zhǔn)單元通followpins連接到電源環(huán)，從而構(gòu)成了供電I /O 單元給標(biāo)準(zhǔn)單元以及硬核供電。電源網(wǎng)格是為了平均分布電流，縮短電流回路，在有效減小電壓降的同時，避免由于電流分布不均時造成的熱點（hot spot）現(xiàn)象以及電遷移（EM，electromigration）問題。

????????電源環(huán)的設(shè)計主要有3個參數(shù)：電源環(huán)的寬度、電源環(huán)的間距d 以及電源環(huán)的對數(shù)n。電源環(huán)的參數(shù)也是根據(jù)功耗計算得來。

• ?電源環(huán)的寬度

????????根據(jù)整個芯片的供電峰值電流以及廠家所給的設(shè)計規(guī)則中所允許的電流密度以及電源環(huán)的對數(shù)n所決定。

?????????????????

????????式中，是芯片的峰值電流?

? ? ? ? ? ? ? ? ?是廠家工藝庫給出的電流密度上限

?????????????????是電源環(huán)的數(shù)目

? ? ? ? ? ? ? ??是調(diào)整因子，根據(jù)芯片的供電I /O單元分布而定

• 電源環(huán)的間距

????????電源環(huán)的間距根據(jù)廠家所給的設(shè)計規(guī)則中的最小間距決定，一般情況下為最小間距的2倍左右，但是也有工程師提出盡量減小電源環(huán)之間的間距，從而增大電源環(huán)的耦合電容，從而起到過濾電源噪聲的作用。

? ? ? ? 除以上兩個參數(shù)外，在芯片的制造過程中,一般寬線需要打孔散熱，所以廠家會制定寬線的規(guī)則。一般情況下，希望單個電源環(huán)的寬度不要超過廠家規(guī)定的寬線規(guī)則，從而避免打孔，打孔在芯片設(shè)計中又稱為slotting，更好的辦法是用splitting。電源環(huán)的對數(shù)n 由芯片的面積、廠家的設(shè)計規(guī)則、金屬的層數(shù)等多種因素決定。當(dāng)金屬的層數(shù)較多時，可以選用多層金屬布置電源環(huán)，從而有效減小電源環(huán)的寬度和減小電源環(huán)所占據(jù)的芯片的面積。

????????在有些設(shè)計中，還需要對硬核及RAM設(shè)計電源環(huán)，RAM以及硬核電源環(huán)寬度的設(shè)定也是根據(jù)硬核的供電電流決定，其設(shè)計的方法與核內(nèi)的電源環(huán)相同，只需要指定電源環(huán)的所有參數(shù)便能自動生成。很多廠家提供的硬核在設(shè)計時已經(jīng)產(chǎn)生了電源環(huán)，當(dāng)應(yīng)用到芯片頂層時只需要將電源網(wǎng)格連接到硬核內(nèi)部自身的電源環(huán)即可，從而減小不必要的面積浪費。?

3、電源條線

????????芯片內(nèi)部縱橫交錯的電源網(wǎng)格（power grid）或“電源條線"（power stripes）設(shè)計有專門的理論和算法。電源網(wǎng)格通常為均勻分布，電源條線通常是不規(guī)則或不均勻分布，電源網(wǎng)格可以看成是電源條線的特例。簡單說明電源條線相關(guān)內(nèi)容。

???????從上圖中我們看出，電源網(wǎng)格中重要的4 個參數(shù)分別是:縱向電源條線的寬度，橫向電源條線的寬度；橫向電源條線的間距;縱向電源條線的間距。其中縱向電源條線的寬度與橫向電源條線的間距成正比關(guān)系，也就是說寬度較大，間距就可以較大，電源條線的分布可以稀疏一點；橫向電源條線寬度值較小，間距也應(yīng)該小一點，電源條線的分布需要密集一點。與縱向電源條線相比較，橫向電源條線的寬度與其間距 的正比關(guān)系也存在，但是由于在橫向有很多標(biāo)準(zhǔn)單元的followpins的存在，需要的橫向電源條線比縱向電源條線要少很多。??

????????對于和的設(shè)定，有以下幾個經(jīng)驗規(guī)則：

的分布間隔一般取垂直布線間距（pitch）的整數(shù)倍，其目的是充分利用布線通道其值不能太大，一般情況下不要超過最小二輸入與非門寬度的4倍。每一層金屬的pitch在物理庫中都有相應(yīng)的定義。?

?的最大值取標(biāo)準(zhǔn)單元庫中最小與非門寬度的4倍。當(dāng)芯片的利用率較高，布線擁塞程度較大時，一般選擇細(xì)密的電源網(wǎng)格。如果芯片的利用率非常低，那么將電源網(wǎng)格設(shè)計得越寬，其線上的電阻越小，電壓降越小。

?的取值一般是標(biāo)準(zhǔn)單元高度的整數(shù)倍，通常選擇1倍或者2 倍。

?????????電源條線所選用的電源層也根據(jù)LEF中的規(guī)定所選，縱向必須用偶數(shù)層走線，橫向必須用奇數(shù)層走線。由于高層金屬具有較小的寄生電阻，用高層金屬走線可以有效地減少電壓降。

二、數(shù)?；旌瞎╇?/h1>

????????即使是純數(shù)字電路芯片設(shè)計，通常也要用到一個模擬模塊PLL作為時鐘信號發(fā)生器。今天的SoC設(shè)計中，數(shù)?；旌想娐穭t更加普遍，A/D、D/A及PLL等模擬模塊的集成到處可見。在數(shù)模混合供電設(shè)計中，需要特別注意電源信號之間的干擾和隔離，因而需要建立不同電源區(qū)域（power domain）。在布局前一般需作如下幾點考慮和處理：

模擬模塊的工作區(qū)域一般放置于芯片的某個角落。當(dāng)設(shè)計中有多個模擬單元時，將多個模擬單元的位置應(yīng)相對集中在芯片的某個角落，其中間不應(yīng)該混合放置數(shù)字模塊。

模擬區(qū)域需要單獨供電，給模擬信號供電的I /O 單元應(yīng)放在模擬模塊邊上，盡量縮短供電線路的長度。

在模擬模塊的周圍布置保護(hù)隔離環(huán)（guarding ring），從而實現(xiàn)數(shù)字信號和模擬信號電源之間的隔離。

? ? ? ? 如上圖所示，電源規(guī)劃中的一些細(xì)節(jié)問題如下? ? ? ?

• 數(shù)模信號模塊的放置。模擬PLL和模擬信號模塊處于芯片的右下角，右下角的I /O 單元均為模擬信號用的信號端口，在PLL和模擬信號模塊的周圍放置的都是低頻信號模塊，以避免數(shù)字信號跳變對模擬信號的影響。
• 數(shù)模信號模塊的供電。模擬PLL和模擬信號模塊均分別具有數(shù)字供電和模擬供電兩部分組成，其中模擬供電在內(nèi)部，數(shù)字供電在外部，兩個模塊之間的模擬供電環(huán)是相通的，在外圍的數(shù)字供電部分與芯片的數(shù)字供電部分相聯(lián)合，在其底下加上保護(hù)環(huán)（guarding ring）用以隔離。在有些設(shè)計中，在條件允許的情況下或者嚴(yán)格要求下，既具有模擬供電也具有數(shù)字供電的模擬單元，數(shù)字供電部分也需要單獨供電，并與核內(nèi)的其他數(shù)字供電部分保持隔離。
• 數(shù)模信號模塊中的電源環(huán)。電源環(huán)設(shè)計可以采用多層金屬完成，從而節(jié)約電源環(huán)的寬度，降低電源環(huán)所占據(jù)的芯片面積。數(shù)模信號模塊中的電源環(huán)分別處理，相互獨立。
• 數(shù)模信號模塊中的電源網(wǎng)格。數(shù)模信號模塊中的電源網(wǎng)格設(shè)計采用高層金屬完成布線，在高頻區(qū)域，電源網(wǎng)格較為密集，而在低頻區(qū)域電源網(wǎng)格較為稀疏。
• 數(shù)模信號模塊中的電源設(shè)計方案。在整個芯片中，模塊的電源設(shè)計部分采用了自上而下和自下而上的兩種設(shè)計過程，這是模塊電源的典型設(shè)計方法。?

三、多電源供電

????????在數(shù)字芯片設(shè)計中，多電源供電（MSV，muki-Siipply voltage）早就被用來處理數(shù)模混合電路的供電。在數(shù)?；旌想娐返墓╇姺桨钢?#xff0c;MSV專指多組電源同樣電壓(如均為1.2 V)供給不同電路(數(shù)字、模擬）。隨著低功耗設(shè)計技術(shù)的更多應(yīng)用，同一芯片中則更多地采用多組電源多組電壓供電（MSMV，multi-supply multi-voltage）的方案。除了保留傳統(tǒng)的MSV的方法外，其中，關(guān)鍵模塊采用高電壓供電，頻率較低的模塊采用低電壓供電是有效降低功耗的一種方法。

1、電源規(guī)劃

????????每一個電壓域當(dāng)中都必須有完整的電源和地線電源環(huán)。在創(chuàng)建電源環(huán)時，可以采用傳統(tǒng)的方法，即根據(jù)布圖規(guī)劃的情況指導(dǎo)工具完成設(shè)計，也可以通過自動供電網(wǎng)絡(luò)設(shè)計工具（APP，automatic power planner）為每一個電壓域指定一個合適的模板來進(jìn)行設(shè)計,其步驟如下：

創(chuàng)建芯片核心電源環(huán)，其方法與單電源環(huán)設(shè)計一致，單電源環(huán)只有一對供電，而多電源環(huán)有多對電源供電，故而會占用較大的面積。

為每一個電壓域和硬宏單元模塊創(chuàng)建一個模塊電源環(huán)。在多電壓設(shè)計中，首先需要定義電壓域的內(nèi)容，即每個電壓域的工作電壓和所包含的模塊，如果為相應(yīng)電源環(huán)所指定的電源和地線網(wǎng)絡(luò)同電壓域定義的電源和地網(wǎng)絡(luò)不匹配，工具則會產(chǎn)生相應(yīng)的警告提示。

為宏單元(硬核)模塊創(chuàng)建模塊電源環(huán)。

2、電平轉(zhuǎn)換單元的插入

????????在多個電源供電時，不同的工作電壓區(qū)之間需要插人電平轉(zhuǎn)換單元（VLS，voltage level shifter），其步驟如下：

讀入相應(yīng)的電平轉(zhuǎn)換單元表。

在內(nèi)部電壓域網(wǎng)絡(luò)上插入電平轉(zhuǎn)換單元。

3、隔離單元的插入

????????當(dāng)設(shè)計中存在被關(guān)閉的電壓域，為了不使關(guān)閉區(qū)域與非關(guān)閉區(qū)域相互影響，必須在所有的接口處添加隔離單元（isolation cell），并要:①檢查出所有需要添加隔離網(wǎng)絡(luò)的信號端口 ；②在相應(yīng)的接口信號處添加隔離單元。?

四、總結(jié)

????????布圖規(guī)劃與布局之間的電源規(guī)劃工作越來越復(fù)雜，其重要性也越來越大。設(shè)計中發(fā)現(xiàn)，不少DRC/LVS問題與電源規(guī)劃或電源設(shè)計有關(guān)。大多數(shù)的模塊級或芯片級DRC和LVS錯誤都是由供電問題引起的。由于DRC/LVS工具對于電源的抽取是通過一定的規(guī)則來提取，因此對于結(jié)構(gòu)相同的電源部分，工具并不能很好地識別，從而會造成LVS的錯誤。因此在用sign-off的工具進(jìn)行LVS檢查時，設(shè)計者可以“剔除”掉除電源和接地網(wǎng)絡(luò)外的所有其他單元和模塊，單獨運行僅僅針對供電網(wǎng)絡(luò)的DRC/LVS檢查和僅對內(nèi)部網(wǎng)絡(luò)的檢查，其流程如圖：

?

?

總結(jié)

以上是生活随笔為你收集整理的数字后端——电源规划的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。