DAC8563的主要參數(shù)：

供電電壓：2.7~5.5V

分辨率：16bit，雙通道

通訊接口：3線SPI串行通訊，速率最高至50MHz，支持3.3V和5V單片機（有MOSI/CLK/CS，無MISO）

內(nèi)部自帶2.5V參考電壓。使用內(nèi)部參考電壓時，DAC通道輸出電壓根據(jù)增益設(shè)置的不同可輸出0~2.5V（增益為1）或0~5V（增益為2，默認）

高低電平電氣規(guī)范：

DAC8563的芯片封裝如下：

1、【VoutA】模擬輸出電壓通道A，對應(yīng)DAC-A寄存器的設(shè)置值

2、【VoutB】模擬輸出電壓通道B，對應(yīng)DAC-B寄存器的設(shè)置值

3、【GND】 芯片所有電路的參考地

4、【LDAC】 將寄存器設(shè)置值同步輸出，在同步模式下該引腳接地，芯片接收到的數(shù)據(jù)將在第24個時鐘周期的下降沿同步輸出。（在此使用的是同步模式）

5、【CLR】 異步清除輸入，在寫輸出寄存器時若產(chǎn)生下降沿，則寫操作中止。下降沿觸發(fā)后，DAC8563輸出電壓中間值

6、【SYNC】 片選，電平觸發(fā)（低電平）而非邊沿觸發(fā)，為低時才會采樣數(shù)據(jù)至DAC寄存器。DAC通道的輸出電壓在第24個時鐘下降沿之后更新。若在第23個時鐘邊沿之前SYNC被拉高，則忽略本次寫操作

7、【SCLK】 串行時鐘輸入，數(shù)據(jù)傳輸速率最大至50MHz，因此SPI的時鐘最大只能設(shè)置為50MHz

8、【Din】 串行數(shù)據(jù)輸入，在時鐘的下降沿被采樣（由在下降沿被采樣的信息可知，需將STM32的SPI配置為 (1)CPOL=高，CPHA=第1個邊沿 （2）CPOL=低，CPHA=第2個邊沿）

9、【AVDD】 供電電源輸入（2.7~5.5V）

10、【VREFIN/VREFOUT】雙向參考電壓引腳，當使用內(nèi)部參考時，該引腳向外輸出內(nèi)部參考電壓2.5V

時序圖：

重視以上時序圖中的參數(shù)：

【t4】每次24位的數(shù)據(jù)傳輸完成后，要將SYNC即片選拉高保持一段時間，至少需等待80nS才能進行下一次的轉(zhuǎn)換（即拉低）

【t5】從SYNC即片選拉低到SCLK第一個下降沿的時間，至少為13nS，因此在片選后要稍作延時再進行數(shù)據(jù)的發(fā)送

DAC8563的電壓輸出框架如圖所示：

根據(jù)DAC8563上電復(fù)位的描述，在上電時DAC寄存器都會被設(shè)置為半量程，即寄存器中值為32768，所有通道的輸出電壓為VREFIN/2。這里有一個疑問，假使使用的是內(nèi)部參考，又因為在上電時內(nèi)部參考被禁止，等效于VREFIN為0V，因此所有通道的輸出電壓在軟件未啟動時輸出仍是0V。

DAC8563有內(nèi)部電壓參考，但上電默認關(guān)閉，當內(nèi)部參考打開時會在VREFIN/VREFOUT引腳輸出2.5V，并且可以灌電流或拉電流最大20mA。根據(jù)內(nèi)部參考的拉電流能力，可以將DAC8563芯片輸出的2.5V參考電壓作為其它芯片的參考電壓。

串行通訊重要數(shù)據(jù)：

24位數(shù)據(jù)，MSB（高位在前），下降沿采樣，3線SPI無DOUT

程序中需要使用到的指令圖中紅框已框出，由上到下依次為：

1、寫DAC通道A，更新DAC通道A

2、寫DAC通道B，更新DAC通道B

3、寫DAC通道A和B，更新DAC通道A和B

4、設(shè)置DAC通道A和B增益均為2

5、DAC通道A和B上電

6、使能內(nèi)部參考，設(shè)置所有DAC通道增益為2

DAC8563輸出正負電壓參考電路：

對以上設(shè)計示例中的公式進行推導，涉及到運算放大器計算中的虛短、虛斷。

?

總結(jié)

以上是生活随笔為你收集整理的DAC8563芯片参考手册重要内容总结的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。