1.問題描述：

? ? ? ?基于FPGA設(shè)計混沌信號發(fā)生器的一種改進(jìn)方法。首先，采用Euler算法，將連續(xù)混沌系統(tǒng)轉(zhuǎn)換為離散混沌系統(tǒng)。其次，基于IEEE-754單精度浮點數(shù)標(biāo)準(zhǔn)和模塊化設(shè)計理念，利用Quartus II軟件，采用VHDL和原理圖相結(jié)合的方式設(shè)計混沌信號發(fā)生器。最后，在FPGA實驗系統(tǒng)上進(jìn)行實驗，在示波器上顯示了混沌吸引子的相圖及時域混沌信號。由于采用了基于數(shù)據(jù)選擇器的面積優(yōu)化方法，復(fù)用耗費邏輯資源較多的浮點運算模塊，大大減少了混沌信號發(fā)生器所占用的FPGA邏輯資源。實驗結(jié)果證明了該方法的有效性和通用性。

2.部分程序：

?

LIBRARY ieee;
USE ieee.std_logic_1164.all;

LIBRARY lpm;
USE lpm.all;

ENTITY MYDFF IS
?? ?PORT
?? ?(
?? ??? ?clock?? ??? ?: IN STD_LOGIC ;
?? ??? ?data?? ??? ?: IN STD_LOGIC_VECTOR (31 DOWNTO 0);
?? ??? ?q?? ??? ?: OUT STD_LOGIC_VECTOR (31 DOWNTO 0)
?? ?);
END MYDFF;

ARCHITECTURE SYN OF mydff IS

?? ?SIGNAL sub_wire0?? ?: STD_LOGIC_VECTOR (31 DOWNTO 0);

?? ?COMPONENT lpm_ff
?? ?GENERIC (
?? ??? ?lpm_fftype?? ??? ?: STRING;
?? ??? ?lpm_type?? ??? ?: STRING;
?? ??? ?lpm_width?? ??? ?: NATURAL
?? ?);
?? ?PORT (
?? ??? ??? ?clock?? ?: IN STD_LOGIC ;
?? ??? ??? ?q?? ?: OUT STD_LOGIC_VECTOR (31 DOWNTO 0);
?? ??? ??? ?data?? ?: IN STD_LOGIC_VECTOR (31 DOWNTO 0)
?? ?);
?? ?END COMPONENT;

BEGIN
?? ?q ? ?<= sub_wire0(31 DOWNTO 0);

?? ?lpm_ff_component : lpm_ff
?? ?GENERIC MAP (
?? ??? ?lpm_fftype => "DFF",
?? ??? ?lpm_type => "LPM_FF",
?? ??? ?lpm_width => 32
?? ?)
?? ?PORT MAP (
?? ??? ?clock => clock,
?? ??? ?data => data,
?? ??? ?q => sub_wire0
?? ?);

END SYN;
?

3.仿真結(jié)論：

A-007-0004

總結(jié)

以上是生活随笔為你收集整理的chen混沌系统的FPGA设计与实现的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。