實驗五：L-edit進行集成電路的設計

作者： Saint
掘金：https://juejin.im/user/5aa1f89b6fb9a028bb18966a
微博：https://weibo.com/5458277467/profile?topnav=1&wvr=6&is_all=1
GitHub：github.com/saint-000

一．實驗目的
1．熟悉L-edit的使用；
2．了解集成電路設計制造的工藝流程；
3．掌握用L-edit進行集成電路設計的方法。

二．實驗內容
1．L-edit的使用說明

（1）L-edit概述

L-Edit是一個圖形編輯器，它允許生成和修改集成電路掩模版上的幾何圖形。鼠標接口允許用戶執行一般圖形操作。既可使用鼠標訪問下拉菜單也可以使用鍵盤來調用L-Edit命令。

① 文件和單元

使用文件、單元、連接器、掩模基元來描述布局設計，一個文件可以有任意多個單元組成，在典型設計中，這些單元可以有層次關系，也可以相互獨立，單元可以包括任意數量的掩模基元和連接件，以及兩者的組合，掩模單元由矩形、圖、直線、多邊形和技術層端口組成。

② 層次

完全層次性的單元可以包含別的單元的連接件。一個連接件是一個單元的“拷貝”，如果編輯連接單元，這種改變將反映到那個單元的所有連接件上。
L-Edit對層次不作限制。單元可以包含單元的連接件，被包含的單元又可以包含別的連接件。這樣就形成了單元層次。在層次結構中可以有任意級。
L-Edit不能用于分離的層次結構，連接件和基元幾何圖形都可以存在于層次結構的任意級中的同一單元內。

③ 單元設計

L-Edit是一個低層次的全定制掩模編輯器，該編輯器不能執行層的自動轉換。

④ 層規劃

L-Edit是一個高層規劃工具。用戶可以選擇要顯示的連接件，它顯示一個邊框，中間顯示單元名，也可以顯示掩模幾何圖形。使用內部隱藏時，可以操作用戶設計的大型芯片級塊，以獲得所需要的層規劃。用戶可使用用于操作基元的幾何圖形的命令。

⑤ 文件格式

L-Edit能輸出兩種掩模布局交換格式（CIF,GDSⅡ）以及Tanner Research公司的二進制數據庫的格式TDB（Tanner Data Base），L-Edit能夠讀取CIF（Caltech Intermediate Form）和TDB文件。
Calma GDS格式，簡稱GDSII 格式，是一種應用最為廣泛的格式，它幾乎能
表示版圖的各種圖形數據，GDSII是一種二進制數據流（stream）的格式，文件內以一種變長記錄作為數據流的單位。由于GDSII文件是二進制的數據流形式，讀和寫都是由專門程序進行，因而無法直接讀懂或對它修改。 CIF格式是一種ASCII碼的文本格式，人們可以在文本編輯器中讀、寫CIF文件

（2）L-Edit具體使用講解

（下面的所有操作都是建立在WINDOWS下的Version 7.12基礎之上

① L-Edit屏幕區域
（如下圖所示）分三個主要部分:方式杠，菜單杠，工作區

方式杠是屏幕左方的垂直空間，它顯示了當前L-Edit操作的信息。顯示的信息包括文件和單元名，層的顏色和色彩選擇，畫繪圖工具和鼠標功能。鼠標鍵功能的區域在狀態或選擇有變化的情況下會自動更新，以反映鼠標的當前功能。

菜單杠是屏幕頂部的水平空間，在菜單杠中可以看到下拉式菜單標題的名字File, Edit, View, Draw, Cell, Setup, Tools, Windows, Help，每個菜單都為L-Edit功能列出了指令。鼠標允許用戶顯示一個菜單以及選擇一個執行指令。

以下是對各種菜單及其功能的簡要描述：
File菜單為讀寫設計文件和打印提供指令
Edit菜單提供了主要的編輯指令
View菜單為操作或修改工作窗口提供了指令
Cell菜單為開、關及各種操縱單元提供了指令
Setup菜單提供了一些指令，這些指令控制者不同的定制選擇，如調色板，層設置等
Tools菜單為主要的實用程序，如設計規則檢驗器（DRC）,布線器（Place and Route）
Windows菜單為瀏覽窗口
Help菜單為幫助文件

工作區是屏幕上的其他部分，它定義了一個可以建立、觀察和編輯目標的窗口。L-Edit窗口可以移動到一個新的布局區里或能增大它的放大率以及包含一個更大的區域。可以根據所需細節的多少的情況來使用這些技術來觀察整個布局區。

② 基本對象編輯
L-Edit支持對象
L-Edit支持九種對象：框、直線、圖、多邊形、圓形、扇形、圓環形，端口和單元連接元件，所有對象可以用同樣的方式來建立和編輯，移動和選擇。
L-Edit不能對用戶繪制的圖形進行修改。L-Edit是面向對象的設計工具，而不是位圖編輯器。

選擇技術層

單擊屏幕左邊用于技術層選擇的彩色正方形中的左鼠標鍵。彩色正方形將凹陷以確定當前層，用戶生成的所有目標將在這一層中繪出。
隱藏和顯示層
當指向層區中的某一技術層時，擊中鼠標右鍵時，會彈出有關改層及所有層的隱藏、顯示等各種選擇。

特殊層

L-Edit包括許多為自身使用的專用層，這些層與L-Edit環境中的多種結構相對應，柵格、起點、拖動框、單元輪廓和錯誤的出現是可以控制的，就像控制幾何圖形層那樣。

③ 基本設計編輯
介紹用于建立和編輯作為整個IC布局的基本模塊的設計單元的基本函數
單元的構成
單元主要由兩大部分組成，單元基元（primitives）是描述單元功能的實際單元內容和目標。單元連接器（instances）將單元與其他單元連接起來。一個連接器包含了兩個單元連接時的位置和方向信息。在有效設計中，單元、它們的基元和連接器結合在一起，構成了一個倒置的數狀層次結構。
單元的使用、打開、及拷貝
可以在Cell下拉菜單欄中進行使用單元，打開已存單元，編輯新的單元和拷貝單元等的有關操作。
連接元件

單元連接件（instances）用于將單元放到布局中特定的位置和方向構造單元布局。這樣如果一個單元在設計中多次用到，改變那個單元可以一次完成，這種改變將反映到那個單元的所有連接元件上。

顯示單元和連接單元

在L-Edit中可以用View菜單下的Show/Hide inside 命令來顯示兩個連接起來的單元的關系。

追加單元(Append)

Append命令可用于把一個單元拷貝到另一個存在的單元上，追加命令可以拷貝單元的連接元件和基元，并把它們和目標單元連接起來。

④ 顏色及調色板的設置
層配置
L-Edit支持無限多的設計層，每層的物體圖案都用唯一的一種顏色和點陣圖案進行填充，且可以根據需要改變。在Setup菜單的Layer命令還可以用來編輯當前設計文件的層結構，而且還可以修改生成屏幕層的顏色、圖案。
調色板配置
L-Edit的調色板包含256種不同的顏色，要修改顏色調色板，可從Setup菜單中選擇Palette命令。

⑤ 設計規則檢查
L-Edit允許使用設計規則檢查器（DRC）來檢查一個單元中的元素中有那些與幾何約束沖突。這些規則的準確性質取決與制造你所設計的芯片的廠商所作的規定。例如一個設計規則可能是對某個層上兩個分離物體之間的最小距離的要求，可以據此要求設置參數，然后執行DRC來檢查設計是否與規則沖突。設計規則可以用Setup菜單下的DRC命令設置。

2．根據工藝流程說明集成電路設計的一般步驟

（1）集成電路設計概述
集成電路設計包括邏輯設計（或功能）設計、電路設計、版圖設計和工藝設計。通常有兩種設計途徑：正向設計、逆向設計。

正向設計是指由電路指標、功能出發，進行邏輯設計（子系統設計），再由邏
輯圖進行電路設計，最后由電路進行版圖設計，同時還要進行工藝設計。

逆向設計又稱解剖分析，其作用在于仿制，可獲取先進的集成電路設計和制造的秘密。

無論正向還是逆向設計，在由產品提出電路圖和邏輯關系后，以后的過程都一樣，都是進行版圖設計。

版圖是集成電路設計的最后階段的產物。版圖設計就是按照線路的要求和一定的工藝參數，設計出元件的圖形并排列互連，以設計出一套供IC制造工藝中使用的光刻掩模版的圖形，稱為版圖或工藝復合圖。

在版圖設計中要遵守版圖設計規則。所謂版圖設計規則，是指為了保證電路的功能和一定的成品率而提出的一組最小尺寸，如最小現款、最小可開孔、線條之間的最小間距、最小套刻間距等。只要遵守版圖設計規則，所設計出的版圖就能保證生產出具有一定合格率的合格產品。

另外，設計規則是設計者和電路生產廠家之間的接口，由于各廠家的設備和工藝水平不同，因此各廠家所提供給設計者的設計規則也是不同的。設計者只有根據廠家所提供的設計規則進行版圖設計，所設計出的版圖才能在該廠家生產出具有一定成品率的合格產品。

通常可把版圖設計規則分為兩種類型。
第一類叫做“自由格式”，目前一般雙極型集成電路的研制和生產。通常采用這類設計規則，在這類規則中，每個被規定的尺寸之間，沒有必然的比例關系。這種方法的好處是各尺寸可相對獨立的選擇。可以把每個尺寸定得更合理，所以電路性能好，芯片尺寸小。缺點是對于一個設計級別，就要有一整套數字，而不能按比例放大、縮小。

第二類叫做“規整格式”。在這類規則中，把絕大多數尺寸規定為某一特征
尺寸λ的某個倍數。這樣一來，就可使整個設計規則簡化。規整格式的好處是設計規則簡化了，對于不同的設計級別，只要代入相應的λ值即可，有利于版圖的計算機輔助設計。不足之處是，有時增加了工藝難度，有時浪費了部分芯片面積，而且電路性能也不如自由格式。

（2）集成電路版圖設計的一般規則

版圖設計總的原則是即要充分理由硅片面積，又要在工藝條件允許的限度內
盡可能提高成品率。版圖面積（包括壓焊點在內）盡可能小接近方形，以減小每個電路實際占有面積。生成實踐表面，當芯片面積降低10％，則每個大圓片上的管芯成品率可以提高15％—20％。下面討論版圖設計時所應遵循的一般原則。

① 隔離區的數目盡可能少
pn結隔離的隔離框面積約為管芯面積的三分之一，隔離區數目少，有利于減小芯片面積。集電極電位相同的晶體管，可以放在同一隔離區，二極管按晶體管原則處理。全部電阻可以放在同一隔離區，但隔離區不宜太大，否則會造成漏電流大，耐壓低。為了走線方便，電阻也可以放在幾個隔離區內。

② 注意防止各種寄生效應
隔離槽要接電路最負電位，電阻島的外延層接最高電位。輸入與輸出端盡可能遠離，以防止,不應有的影響。電阻等發熱元件要放在芯片中央，使芯片溫度分布均勻

③ 設計鋁條時的注意事項
設計鋁條時，希望鋁條盡量短而寬。鋁條本身也要引入串連電阻，因此也需計算鋁條引入的串聯電阻對線路的影響。鋁條不能相交，有不可避免的交叉線時，可讓一條或幾條鋁條通過發射極管的發射區間距或發射區與基區間距，也可從電阻上穿過，但不應跨過三次氧化層。必須采用“磷橋”穿接時，要計算“磷橋”引入的 附加電阻對電路特性的影響。一般不允許“磷橋”加在地線上。但在IC設計時應盡可能避免使用擴散條穿接方式，因為擴散條不僅帶來附加電阻和寄生電容，同時還占據一定的面積。

④ 保證元件的對稱性

⑤ 接線孔盡可能開大
凡需接地的發射極、電阻等，不能只靠在隔離槽上開的接觸孔接地，要盡可能讓地線直接通過該處。接地線盡可能地沿隔離槽走線。接電源地引線應盡短而寬。接VCC地電源應盡可能開大些。集電極等擴散磷孔應比其他接觸孔大。

⑥ 鋁條適當蓋住接觸孔，在位置空的地方可多覆蓋一些，走線太緊時，也可只覆蓋一邊。

⑦ 為了減小版面同時又使走線方便、布局合理，個電阻的形狀可以靈活多樣，小電阻可用隱埋電阻。各管電極位置可以平放和立放。

⑧ 確定光刻的基本尺寸。
根據工藝水平和光刻精度定出圖形即各個擴散孔間距的最小尺寸，其中最關鍵的是發射極接觸孔的尺寸和套刻間距。集成晶體管是由一系列相互套合的圖形所組成，其中最小的圖形是發射極接觸孔的寬度，所有往往選用設計規則中的最小圖形尺寸作為發射極接觸孔。

其他圖形都是在此基礎上考慮圖形見的最小間距而進行逐步套合、放大。最小圖形尺寸受到掩模對中容差，在擴散過程中的橫向擴散、耗盡層擴散等多種因素的限制。如果最小圖形尺寸取得過小，不僅工藝水平和光刻精度達不到，也會使成品率下降，如果取得過大，則會使芯片面積增大，使電路性能和成本都受到影響。

所以選取最小圖形尺寸應切實根據生產上具體光刻、制版設備的精度，操作人員的熟練程度以及具體工藝條件來確定。在一定工藝水平下，版圖上光刻基本尺寸放得越寬，則版圖面積越大，瞬態特性因寄生電容而受到影響。如尺寸扣得越緊，則為光刻套刻帶來困難，光刻質量越難保證。這兩中情況都會影響成品率。通常在保證電路性能得前提下適當放寬尺寸。

（3）集成電路中元件的形成過程

下面以雙極型集成電路為例，來說明集成電路中元件的形成過程以及版圖設計的一般過程。雙極集成電路的基本制造工藝，可初略的分為兩類：一類為在元器件間要作電隔離區。隔離的方法有多種。另一類為元器件間自然隔離。I2L電路采用了這種制造工藝。
由典型的PN結隔離的摻金TTL電路工藝制作的集成電路中的晶體管的剖面圖如下，它基本上由表面圖形（由光刻掩模決定）和雜質濃度分布覺定。下面結合工藝流程來介紹雙極型集成電路中元件的形成過程及其結構（如下圖），以此來說明集成電路的設計。


① 第一版——P+隔離版擴散孔光刻
隔離版的目的是在硅襯底上形成許多孤離的外延小島，以實現個元件間的電絕緣。實現隔離的方法很多。有反偏PN結隔離，介質隔離，PN結—介質混和隔離等。在集成電路中，P型襯底接最負電位，以使隔離結處于反偏，達到各島之間電絕緣的目的。
隔離擴散孔的掩模版圖形及隔離擴散后的芯片剖面如下圖：


② 第二版——P型基區擴散孔（高硼擴散）光刻，
此次光刻決定NPN管的基區的圖形。基區擴散孔的掩模圖形及基區擴散后的芯片剖面如下圖：


③ 第三版——B、E低硼擴散
由于要在N型襯底上形成P型區域，必須進行P型擴散，低硼擴散后的掩模版圖形及B、E擴散后的芯片剖面如下圖：


④ 第四版——E、C窗口N+擴散孔光刻
由于只有當N型硅的雜質濃度ND≥1019cm-3時，才能形成歐姆接觸，所以必須進行集電極、發射極接觸孔N+擴散。此次光刻版的掩模圖形和N+發射區擴散后的芯片剖面如下圖：


⑤ 第五版——引線接觸孔光刻
此次光刻的掩模版圖形如下圖：


⑥ 第六版——金屬內連線光刻，對引線孔蒸鋁
此次光刻版的掩模圖形及反刻鋁形成金屬化內連線后的芯片復合圖及剖面圖如下圖：


（4）TTL集成電路的版圖設計步驟
由于TTL集成電路中的元器件，相互之間要需要電隔離。只有當它們所處的隔離島（外延層等電位時，才能共島。例如兩個集電極電位相等的NPN管可以共島，各基區擴散電阻原則上可共島，兩個基極電位相等的PNP管可以共島，等等；另外，元器件的面積、尺寸與通過它們的電流有關，與工藝水平有關等。所以TTL集成電路版圖設計，首先要劃分隔離島，將元件分成若干個獨立的設計單元，然后按參數的要求進行元器件的圖形，尺寸的設計，再將這些單元進行布局和布線，形成版圖。具體講有如下的步驟：
①劃分隔離區
②基本設計條件的確定，包括采用的工藝，基本的工藝設計參數和版圖設計規則。
③各單元的圖形設計，集成電路中各元器件的圖形和尺寸，取決于它在集成電路中的作用以及對參數的要求，所有尺寸的設計要符合版圖設計規則的要求。所以在進行各單元的圖形、尺寸設計前，首先要對電路進行分析。
④ 布局，即把元器件按照電路的要求以及連線的要求，安排在合適的位置上。
⑤ 布線，即按照電路的連接關系以及連線的要求，把元器件連接成電路的符合版圖。
3．具體集成電路設計講解
以一個以15個器件的集成電路版圖（如下）為例，來講解集成電路設計中的常用元件及常用功能單元的設計方法。


在該集成電路中中有兩種工藝條件可供選擇，一為采用N well（即圖中的灰色版）工藝，二為采用P＋隔離島的工藝（即圖中的紅色版）。其中除去定位圖形以及特定標記外，共有15個器件，下面將分別對每個器件的核心結構參數和工作原理作概要的圖文說明，并介紹有關的設計規則。以使初步掌握集成電路中常用元件即常用功能單元的設計，然后在此基礎之上進行集成電路的合理布局，完成集成電路的設計。
現將圖中的單元分別從上到下作具體的講解：

圖A為1K的電阻單元、以及一個二極管單元，采用P-擴散

有關電阻的阻值的初略估算為（如圖所示）

式中Rs為擴散層的薄層電阻，即方寸電阻R口，L、W分別為電阻器的寬度和長度。

上式是一個長方形導電薄層的電阻的計算公式，實際的擴散電阻的圖形并不是這么簡單，而是有引出端，大電阻還有拐角，雜質的橫向擴散引起電阻條寬的增大，因此要根據實際情況加以修改。

圖A中的P＋和N+之間的擴散結形成一個二極管。集成電路中的二極管，多數是通過對晶體管的不同接法而形成的，所以不增加新的工序，且可靈活地采用不同的接法得到電參數不同的二極管，以滿足集成電路的不同要求。在集成電路中可以利用單獨的一個硼擴散結形成的二極管

圖B為1K的電阻單元,以及一個二極管單元，采用P＋擴散

圖C為1K的電阻單元，不包含簡單二極管，采用N＋擴散，
其分析設計方法同圖A所示。

圖D為結深6單元測試圖形。在圖中共有6個擴散單元，每個單元P型擴散區之間的間距分別為6um，7 um，8 um，9 um，10 um，11 um，12 um，通過每個間距之間的測試，判別具體的橫擴散距離是以上數字中的哪一個。

圖E為結深測試2單元圖形。在隔離島擴散過程中，為了測試擴散結的深度，在擴散處開窗口引出電極，通過測試就能知道擴散深度是否達到要求。

圖F為可控硅、橫向PNP管。如剖面圖所示，A,D,C構成PNP管，A和B 構成可控硅觸發方式，其中D,P+發射極，P+集電極構成表面（橫向）PNP晶體管。

圖G為多發射極、多基極多集電極功率NPN晶體管。由于要提供大的功率，采用梳狀結構也稱叉指式結構。將發射區、集電區分割成許多狹長的區域，并用金屬化電極條把他們并聯起來，再在這些狹長的發射區、集電區之間配置并聯的基區電極條，這樣就構成了如圖所示的梳狀結構。

由于并聯結構大大增加了基區和發射區以及集電區之間的擴散結的面積，這樣工作時的并聯電流就能大大提高功率。

圖H為簡單三極管測試圖形。通過最基本三極管結構的測試，來了解三極管的工作特性。圖中有兩個集電極，一個為有N+擴散孔，另一個沒有N+擴散孔直接在N型外延層上開窗口作集電極測試。

圖I為單基極發射極，環集電極晶體管測試單元（未蒸鋁）。做成環集電極的形狀也是為了增加基區和發射區以及集電區之間的擴散結的面積，以此來增加并聯電流提高功率。

圖J功率三極管測試圖形，包括蒸鋁和未蒸鋁。該功率三極管為梳狀結構發射極與基極，環形集電極，目的是為了增加基區、發射區以及集電區直接擴散結的面積，以增加工作電流提高功率輸出。作未蒸鋁區域的目的是為了作與蒸鋁區域的器件的特性，并且在未蒸鋁區域采用弧形邊沿擴散，這樣可以大大提高功率器件的耐壓。

圖K兩管單元簡化與非門，其等效電路圖如上，該圖中用到雙發射極NPN晶體管作為與非門兩輸入端，其中雙發射極NPN晶體管結構的剖面圖如下。第二級采用梳狀結構功率晶體管。

圖L 為MOS 電容器，在雙極集成電路中，常使用的集成電容器有反偏PN結電容器和MOS電容器。

PN結電容器的制作工藝和NPN管工藝兼容，但其阻值做不大。由于發射結的零偏單位面積電容CjA0大，但擊穿電壓低，約為6—9V，集電結的零偏單位面積電容CjA0小，但其擊穿電壓高，大于20V，如要提高PN結零偏單位面積電容CjA0,可采用如上圖所示的發射區擴散層—隔離層—隱埋層PN結電容結構。

MOS電容器的結構如上圖所示，它的下電極為N+發射區擴散層，上電極為鋁膜，中間介質為SiO2,厚度大于1000A，所有這層介質對工藝的要求較高，一般需要額外的工藝制作，其他工藝與NPN管兼容。由半導體物理知，在一般情況下MOS電容器的電容值CMOS和電容器兩端的電壓VMS以及下電極摻雜濃度有關。實驗表明，當下電極用N+發射區擴散層，且摻雜濃度N≈1020/cm3時，只有氧化層厚度tox>0.1um，就可以認為這類電容器的電容值CMOS與工作電壓及信號頻率無關。



圖M為NMOS簡單非門，其等效電路如圖所示，為了防止寄生溝道以及P管和N管的互相影響，采用了保護環和隔離環。對N溝道器件用P+保護環包圍起來（P溝道器件用N+保護帶隔開），P+保護環（和N+保護帶）是以反偏形式接到地上（電源上），這樣就消除了二種溝道泄流電流的可能性。保護環（帶）是和N+,P+源漏擴散區一起擴散形成的，并不增加工序，但需占用管芯面積。

三．實驗任務

通過具體的上機實驗操作，熟悉L-edit的使用；
認識實驗內容中提到的各種器件的核心結構，及其參數和工作原理；
掌握用L-edit進行簡單集成電路設計的方法。

總結

以上是生活随笔為你收集整理的集成电路总设计（Ⅴ）的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。