雙口RAM

IP配置


激勵文件

`timescale 1ns / 1ps `define clk_period 20 module dpram_tb( );reg clock;reg [7:0]data;reg [7:0]rdaddress;reg [7:0]wraddress;reg wren;wire [7:0]q;integer i;dist_mem_gen_0 dist_mem_gen_0 (.a(data), // input wire [7 : 0] a.d(rdaddress), // input wire [7 : 0] d.dpra(wraddress), // input wire [7 : 0] dpra.clk(clock), // input wire clk.we(wren), // in

總結

以上是生活随笔為你收集整理的双口RAM的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。