verilog数字跑表设计实现与仿真
生活随笔
收集整理的這篇文章主要介紹了
verilog数字跑表设计实现与仿真
小編覺得挺不錯的,現在分享給大家,幫大家做個參考.
數字跑表課程設計:該設計有報告和代碼
要求:
1.具有暫停/啟動功能;
2.具有重新開始功能;
3.用6個數碼管分別顯示百分秒、秒和分鐘。
Solution:根據要求,采用自底向上的設計方法整體來說分為兩大部分:一部分是計數模塊;另一部分是顯示模塊,主要運用動態掃描方式
RTL頂層模塊圖:
仿真波形圖:
一:計數模塊。
1:10進制計數器:
一,verilog代碼
module cnt10(clk,clr_1,pause_1,dou,cout);
input clk,clr_1;
input pause_1;
output[3:0] dou;<
總結
以上是生活随笔為你收集整理的verilog数字跑表设计实现与仿真的全部內容,希望文章能夠幫你解決所遇到的問題。
- 上一篇: (UML两个汇总)九种图。
- 下一篇: FPGA学习之verilog语言入门指导