內容及要求
完成7人表決電路設計，LED燈表示通過、否決。
（1）開關表示贊成與否，1~8編號（1贊成）；
（2）LED顯示表決的結果；
（3）數碼管顯示否決的人數；
（5）工作時鐘板上為準；
（6）完成全部流程：設計規范文檔、模塊設計、代碼輸入、功能仿真、約束與綜合、布局布線、時序仿真、下載驗證等。

七人表決器電路是一簡單的輸入信號檢測與處理，顯示表決結果信號的電路。本文詳細介紹了依據功能要求進行表決器電路方案設計的過程，并在此基礎上將整體電路劃分為數碼管選擇模塊，贊成與反對人數統計模塊，結果顯示模塊等主要功能模塊。實現中采用Verilog HDL描述，ModelSim進行功能仿真，QuartusII進行邏輯綜合和適配下載，最后在Altera公司的Clone芯片上實現并完成測試。在此過程中，完整地建立了測試平臺，完成了功能和時序仿真，從而保證了設計的功能與時序的正確性。

課設報告及代碼截圖：

設計代碼：
模塊一：數碼管選擇模塊
`timescale 1ns/1ns

總結

以上是生活随笔為你收集整理的verilog7人表决电路设计的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。