本文介紹使用ZYNQ實現yolov3-tiny，下圖為ZYNQ上ARM與FPGA交互框圖：

通過HLS將設計得每層網絡進行封裝IP核，在vivado進行調用：下圖為the convolution, accumulation, max pooling, upsample and yolo blocks之間得連接。

下圖為vivado上設計block框圖：

總結

以上是生活随笔為你收集整理的yolov3-tiny神经网络FPGA（ZYNQ7020）实现的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。