Overview
一些系統(tǒng)可能需要結(jié)合多個(gè)設(shè)備的更復(fù)雜的配置。 在試圖為每個(gè)設(shè)備的每個(gè)通道協(xié)調(diào)數(shù)據(jù)而同時(shí)操作多個(gè)AD9371設(shè)備時(shí)，對(duì)于獨(dú)立運(yùn)行且沒(méi)有任何用于對(duì)齊數(shù)據(jù)時(shí)序的機(jī)制的設(shè)備而言，這是不切實(shí)際的。 要實(shí)現(xiàn)此類配置，需要將數(shù)據(jù)同步到多個(gè)設(shè)備中或從多個(gè)設(shè)備中同步出去。

AD9371包含用于同步基帶采樣和數(shù)據(jù)時(shí)鐘所需的外部控制輸入和內(nèi)部電路，從而允許系統(tǒng)設(shè)計(jì)并行使用多個(gè)器件，并具有與單個(gè)器件相同的性能。

不幸的是，AD9371不包含內(nèi)部RF同步。 沒(méi)有一些外部幫助，將無(wú)法同步內(nèi)部RF本機(jī)振蕩器。 幸運(yùn)的是，這在當(dāng)今的FPGA系統(tǒng)中是微不足道的，將在下面進(jìn)行探討。 也將探討使用外部LO的替代選擇。

AD9371 Multi-Chip Sync(MCS)

該圖顯示了AD9371的簡(jiǎn)化框圖。該器件在基帶PLL塊中利用分?jǐn)?shù)N合成器為給定系統(tǒng)生成所需的采樣率。該合成器從為參考時(shí)鐘輸入指定的頻率范圍內(nèi)的任何參考時(shí)鐘生成ADC采樣時(shí)鐘，DAC采樣時(shí)鐘和基帶數(shù)字時(shí)鐘。
對(duì)于需要兩個(gè)以上輸入或兩個(gè)輸出通道的MIMO系統(tǒng)，需要多個(gè)AD9371器件和一個(gè)公共基準(zhǔn)振蕩器。 AD9371具有接收外部基準(zhǔn)時(shí)鐘并使用簡(jiǎn)單的控制邏輯使其與其他器件同步操作的能力。在上面的簡(jiǎn)化框圖中忽略了這個(gè)細(xì)節(jié)。
每個(gè)AD9371都包括自己的基帶PLL，該基帶PLL從參考時(shí)鐘輸入生成采樣和數(shù)據(jù)時(shí)鐘，因此需要額外的控制機(jī)制來(lái)同步多個(gè)器件。需要邏輯SYNC_IN脈沖輸入，以將每個(gè)設(shè)備的數(shù)據(jù)時(shí)鐘與一個(gè)公共基準(zhǔn)對(duì)齊。快速瀏覽原理圖的原理圖可了解如何完成此操作。

Internal LOs + FPGA
在本部分中，我們假設(shè)您已經(jīng)閱讀并理解了“ IQ旋轉(zhuǎn)和校正”部分的數(shù)學(xué)部分，并且在此我們將重點(diǎn)放在事物的實(shí)際方面。

我們可以使用它來(lái)找到兩個(gè)差分接收器（A和B）中的相位差。

由于我們的最小開關(guān)矩陣不包含發(fā)射器（這將具有其自身的相位誤差），因此我們需要進(jìn)行多步測(cè)量，并使用任一發(fā)射器的公共參考:

簡(jiǎn)單的代數(shù)重排，提供相位測(cè)量的簡(jiǎn)單差異。

發(fā)送器是相同的-通過(guò)使用公共接收器，比較兩個(gè)發(fā)送路徑非常容易。

通過(guò)以上計(jì)算過(guò)程，即可獲取到多片之間的相位差，該設(shè)計(jì)相對(duì)復(fù)雜，硬件上和軟件上都需要操作，還需要用到IQ相位旋轉(zhuǎn)測(cè)量的方式獲取到相位。

其中，相位測(cè)量原理以及IQ旋轉(zhuǎn)法，如下鏈接所示：
https://wiki.analog.com/resources/eval/user-guides/ad-fmcomms2-ebz/iq_rotation

而ADRV9009不需要專門的電路即可實(shí)現(xiàn)多片同步功能：
ADRV9009 Multi-Chip Sync(MCS)
對(duì)于ADRV9009來(lái)講，其芯片內(nèi)部就具有多片同步的功能，包括數(shù)字同步和模擬端PLL同步，這個(gè)是由于他參考了REF_CLK_IN信號(hào)，講這個(gè)信號(hào)和多片同步信號(hào)作處理，得到相位同步信號(hào)后進(jìn)行鎖相環(huán)的調(diào)節(jié)，不需要額外的射頻電路來(lái)實(shí)現(xiàn)多路同步的功能。

其中，時(shí)鐘分配圖如下：

從下圖可以看到，當(dāng)傳輸一定量數(shù)據(jù)后，不同的芯片之間相位可以最終達(dá)到一個(gè)同步的狀態(tài)，不需要額外的電路參與

以上文章為千有科技專有，未經(jīng)允許，不允許轉(zhuǎn)發(fā)或者用于商用，否則將追責(zé)。

總結(jié)

以上是生活随笔為你收集整理的AD9371，ADRV9009多路同步模块设计的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問(wèn)題。

如果覺(jué)得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。