數字集成電路：CMOS反相器（一）

引言

反相器，顧名思義，在邏輯上起到的是取反作用，而在CMOS集成電路中，反相器由兩個互補的晶體管NMOS+PMOS組成，反相器也是最基礎的數字邏輯門之一，理解反相器的特性，是探究更加復雜的數字邏輯電路的基礎，本節將從CMOS反相器的靜態特性出發，來引出這一部分的內容。

CMOS反相器的直流特性

直流特性，又稱為電壓轉移特性，指的是CMOS反相器在給定不同輸入電壓的時候，達到穩態時，輸出電壓的值，如下圖所示，在邏輯功能上，我們都很熟悉地知道反相器輸入高電平獲得低電平，輸入低電平獲得高電平。不過當我們仔細看一個真實情況下的電壓轉移曲線時，我們會發現當輸入電壓在Vol和Voh之間時，會存在平滑的電平切換的過程，這段平滑的曲線是怎么產生的呢，以及在這個看似簡單的電壓轉移曲線圖背后兩個晶體管具體的工作狀態又是怎么樣的呢？

CMOS反相器結構與負載特性

下圖就是一個CMOS反相器的典型原理圖結構，想要知道反相器是如何工作的，我們就必須回到數字集成電路電路：器件章（一）中，探究兩個晶體管的工作區以及電壓-電流轉移曲線。然而問題是，確定晶體管的工作區除了需要知道Vgs，即此處的Vin以外，還需要確定Vds與Vgs-Vt之間的關系，而Vds在此處還未知待求的Vout。
對此，由于NMOS和PMOS是一個串接的關系，兩個管子的漏極是導通的，因此，我們可以通過NMOS和PMOS的電壓-電流轉移曲線，通過圖解法來求得在給定Vin時，兩個管子電流轉移曲線的交點，來求得此時的輸出電流值，由于PMOS的電流曲線方向跟NMOS相反，所以需要坐標系映射的方法來繪制這樣子的曲線圖。

通過上述建模過程，我們最終可以畫出下圖的曲線，下圖曲線中在不同Vin下NMOS和PMOS電流曲線的交點，即構成了反相器的電壓轉移曲線。Vin從0增大到Vdd，經歷了如下五個步驟：
（1）N管截止，P管處于線性區，此時Vin<Vt, Id≈0，PMOS的上拉邏輯會使得Vout=Vdd；
（2）N管飽和，P管處于線性區，此時仍然處于PMOS的強上拉，Vds電位較高，對于N管而言Vds > Vgs - Vt；
（3）N管飽和，P管飽和，此時處于兩管增益最大的區域，但是邏輯電平大概率處于不定態；
（4）N管線性，P管飽和，此時處于NMOS的強下拉，與(2)狀態對稱；
（5）N管線性，P管截止，與(1)狀態對稱。

直流特性與電源電壓的關系

假設Vt=0.4V，在不同的Vdd下，繪制反相器的直流特性，在左半圖與我們的預期一致，保持著反相的邏輯關系，然而右半圖當供電電壓比Vt還要小時，結果表明反相器仍然能隨著供電電壓減小，保持相當長一段時間的反向邏輯不改變。可能讀者會有疑問，明明Vdd<Vt, 也就是無論如何兩個管子都處于截止狀態，沒有被打開過，為什么還能保持功能正確呢？

答案是因為漏電流的存在，在后續關于功耗分析的文章中也會更加詳細地分析漏電這一現象。簡單地說，即使晶體管在截止狀態，也會存在從源極向漏極的電流，而且可以被柵極電壓控制。Vdd小于閾值以下狀態的反相器被稱為深亞閾值(Subthreshold)反相器，這也是低功耗設計中常常運用的方法之一。

直流特性與工藝波動的關系

在晶體管實際制造的過程中，工藝的偏差是不可避免的，由于摻雜濃度的差異，或者溝道寬度的差異，都會影響一個晶體管的速度。比方說，摻雜濃度較高的MOS管閾值電壓更低，就可以被更快地打開，溝道寬度更寬的晶體管電流的驅動能力更強等等。這些由于工藝波動造成的性能影響在反相器中可以集中體現，比如如下圖所示，當N管做的好，P管做的差時，由于N管驅動能力變強，開關門限Vm就會變得更低，反之則會變得更高。為了更好地克服由于工藝波動帶來的時序偏差，在仿真時，我們用corner，即邊界值的仿真，來盡可能全面地對晶體管工藝極限角進行仿真。下圖右便展示了四個corner和一個typical的case，是快慢PMOS管和NMOS管的排列組合。這也是數字后端中時序分析跑ss, tt, ff等corner的意義。

總結

以上是生活随笔為你收集整理的数字集成电路：CMOS反相器（一）静态特性的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。