當前位置：首頁 > 编程资源 > 编程问答 >内容正文

编程问答

cadence——基本操作5

發(fā)布時間：2023/12/29 编程问答 20 豆豆

生活随笔收集整理的這篇文章主要介紹了 cadence——基本操作5 小編覺得挺不錯的,現(xiàn)在分享給大家,幫大家做個參考.

二十一、同時DRC也可以在上文二十條界面中設置，點擊欄目前的顏色塊即可刪除錯誤；

二十二、有時DRC會報錯，比如V S 錯誤，可能原本是正常的過孔到shape距離，此時在修改一些參數(shù)后會突然報錯，可以通過稍微調(diào)整一下過孔而自動更新shape（動態(tài)shape），這樣就正常了；

二十三、好習慣是新建板框時，除了outline，還應該建立一個rout keepin，這樣在后期處理銅皮時，可以直接使用keepin的邊界，直接敷銅，省去了自己畫鋪銅邊界的麻煩，畫keepin時，可以方便的使用Z-COPY功能，在edit 》 Z-COPY中：

Z-COPY的功能即是將一個對象以一定的offset拷貝到另一個層或?qū)ο笾?#xff0c;比如上圖中可以設置為etch 的某個網(wǎng)絡，然后點選keepin即可畫出以keepin為邊界的網(wǎng)絡銅皮；

參考：

Allegro鋪銅詳解_wendeng6780的博客-CSDN博客_allegro鋪銅

二十四、回注步驟：

在allegro中選擇logic，點擊more，按照下圖設置：

設置完成后點擊close，選擇rename，即可將PCB中的位號全部順序重置；

再選擇輸出 logic，將網(wǎng)表文件導出到指定路徑；

在orCAD中選擇 back annotate：

指定PCB路徑，指定網(wǎng)表路徑，指定SWP文件路徑，勾選最后兩項，在右側欄中同樣選擇SWP文件，再點擊確認即可；

注意：1 很多教程中都少了導出PCB logic的這一步，而這一步是不可缺少的；

2 進行回注時出現(xiàn)過錯誤，就是怎么導入PCB網(wǎng)表到CAD中都無法正確修改CAD中的位號，經(jīng)過多次嘗試，找到一個方法解決了問題：

有時即使操作正確，也會出現(xiàn)原理圖位號修改失敗的情況，此時可以在輸出的SWP文件中，將文件名字修改一次，右側 layout SWP文件不改，再次導入網(wǎng)表，即可成功修改所有元件名；

PS：網(wǎng)上也有通過修改rename.log后解決了無法修改orCAD位號的問題：

就是rename.log文件中有無用的字符，刪除就可以了。就是PCB中位號的首字母不變，只重新排序。最后會不會有其他問題還沒有檢查，初步反標是成功了。

https://www.eda365.com/forum.php?mod=viewthread&tid=140921&page=1&_dsign=ec8bea86

二十五、orCAD導出BOM表方法

tools ——

主要在中間設置參數(shù)：

Item\tQuantity\tPart\tReference\tpcb footprint

以上參數(shù)就夠了

以上是生活随笔為你收集整理的cadence——基本操作5的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。