举例分析 Intel FPGA 和 Xilinx FPGA 的区别
今天和大俠簡單聊一聊 Intel altera 和 Xilinx 的 FPGA 區(qū)別，話不多說，上貨。
?
?
?
最近有很多人在問，學(xué)習(xí)FPGA到底是選擇 Intel altera 的還是 xilinx 的呢，于是我就苦口婆心的說了一大堆，中心思想大概就是，學(xué)習(xí)FPGA一定要學(xué)習(xí) FPGA 的設(shè)計思想以及設(shè)計原理，不要糾結(jié)于單一的實驗平臺或者操作軟件，因為你想在這個行業(yè)越走越高的話，廣度和深度都是要有所了解的。
?
初期學(xué)習(xí)的時候尤其注重動手，選擇一款操作平臺以及操作軟件是為了讓你更好的去動手做，而不是讓你在這款軟件或者實驗平臺去做文章，因為不懂原理的話，換個環(huán)境你同樣是什么都不明白。尤其是現(xiàn)在的科技公司產(chǎn)品更新升級換代還比較快，要學(xué)會去掌握最核心的知識點才是王道。
?
下面，咱們就來簡單聊聊 Intel altera 和 Xilinx 的 FPGA 區(qū)別，歡迎大家一起交流，三人行，必有我?guī)?#xff0c;共同學(xué)習(xí)，共同進(jìn)步。
?
對于 Intel altera 和 Xilinx 的 FPGA，本人認(rèn)為可以分為兩個方面去比較一下，基本邏輯資源和內(nèi)部基本架構(gòu)。從目前企業(yè)中做開發(fā)使用的廣泛性來說，Xilinx 占得比重確實是大一些，但是從其他方面來說，比如價格，相對而言 Intel altera 的便宜些。
?
對于兩者的特點，Xilinx 的短線資源非常豐富，這樣在實現(xiàn)的時候，布線的成功率很高，尤其是邏輯做得比較滿的時候。而 Intel altera 的 FPGA 的短線資源經(jīng)常不夠用，經(jīng)常要占用LE來充當(dāng)布線資源，這也是為什么 Intel altera 的 FPGA可以便宜的原因，資源少些當(dāng)然便宜，但是如果你是高手，也能把他的性能發(fā)揮得很好。?另外就是關(guān)于塊RAM，Xilinx的雙口RAM是真的，Intel altera的沒有雙口RAM，如果你要實現(xiàn)真正的雙口RAM，只能用兩塊RAM來背靠背地實現(xiàn)，這樣你的RAM資源就少了一半，如果你的應(yīng)用對片內(nèi)雙口RAM的需求很重要，用 Intel altera 的就劃不來。
下面咱們就從我剛才說的基本邏輯資源和內(nèi)部基本架構(gòu)這兩個方面來聊聊。? ? ? ?
1、基本邏輯資源
基本的邏輯資源我建議大家可以去看看兩家的芯片做個比較，今天時間有限就不給各位詳談了，通過比較你會發(fā)現(xiàn)我上面說的還是有點道理的。
?
2、內(nèi)部基本架構(gòu)
從1985年Xilinx公司推出第一片F(xiàn)PGA到現(xiàn)在，FPGA的使用已經(jīng)有30多年的歷史了。目前主流市場的FPGA主要還是Xilinx和Intel altera兩大系列，下面分別來介紹下它們各自的基本結(jié)構(gòu)組成。
?
?
?
Xilinx的FPGA主要由以下單元結(jié)構(gòu)組成：可配置邏輯塊（CLB）、時鐘管理模塊（CMT）、存儲器（RAM/FIFO）、數(shù)字信號處理模塊（DSP）和一些專用模塊。以Virtex-5為例，簡單介紹下各模塊的功能。
１、可配置邏輯塊（CLB）
CLB是FPGA中組成設(shè)計邏輯的主要資源，也是電路設(shè)計中工作的主要對象，下面對CLB的內(nèi)外結(jié)構(gòu)做一個簡單介紹。FPGA的邏輯就是由陣列排布的CLB實現(xiàn)的，每個CLB單元都和一個開關(guān)陣列相連，并受其控制以實現(xiàn)邏輯，如下圖所示：?
?
每一個CLB中包含有兩個基本結(jié)構(gòu)（Slice），每個基本結(jié)構(gòu)中包含4個查找表（LUT）、4個存儲單元、廣函數(shù)多路器（Wide_function Multiplexer）和進(jìn)位邏輯，這種基本結(jié)構(gòu)（Slice）稱為SLICEL。另外，有些基本結(jié)構(gòu)（Slice）中還包含使用RAM存儲數(shù)據(jù)的功能和使用32位寄存器移位的功能，支持這些功能的基本結(jié)構(gòu)稱為SLICEM。
?
2、時鐘管理模塊（CMT）
時鐘管理模塊（CMT）用于產(chǎn)生高質(zhì)量的時鐘，以Virtex-5系列器件為例，CMT包括兩個 數(shù)字時鐘管理單元（DCM）和一個鎖相環(huán)電路（PLL）。
?
3、存儲器（RAM/FIFO）
現(xiàn)代Xilinx的FPGA都有內(nèi)部的存儲器塊，以Virtex-5為例，內(nèi)部包含若干塊RAM，每一塊36KB，并且RAM的大小可以靈活配置。Virtex-5內(nèi)的RAM是同步的雙口RAM，并且可以配置為多速率的FIFO存儲器，極大地提高了設(shè)計的靈活性。
?
4、數(shù)字信號處理模塊（DSP
大多數(shù)的FPGA產(chǎn)品都提供了DSP。
?
5、其他專用模塊
除了上述模塊外，在現(xiàn)代的Xilinx的FPGA產(chǎn)品中還有一些其他專用模塊，例如：Rocket IO千兆位級收發(fā)器、PCI Express端點模塊和三態(tài)以太網(wǎng)MAC模塊等。
?
?
?
Intel altera 的產(chǎn)品一般包括如下單元結(jié)構(gòu)：邏輯陣列模塊（LAB）、TriMatrix存儲器模塊（RAM）、數(shù)字信號處理模塊（DSP）和鎖相環(huán)模塊（PLL）。下面以Startix II 器件為例說明?Intel altera?公司產(chǎn)品的結(jié)構(gòu)。
1、邏輯陣列模塊（LAB）
邏輯陣列模塊（LAB）的主要結(jié)構(gòu)是8個適應(yīng)邏輯模塊（ALM），還包括一些進(jìn)位鏈和控制邏輯等結(jié)構(gòu)。適應(yīng)邏輯模塊（ALM）是 Stratix II 器件的基本模塊，其結(jié)構(gòu)如下圖。
?
每個ALM中都包含了兩個可編程的寄存器、兩個專用全加器、一個進(jìn)位鏈、一個共享算術(shù)鏈和一個寄存器鏈。需要注意的是，在上圖所示的組合邏輯塊（Combinational Logic）中包含了兩個4輸入4 查找表（LUT）和4個三輸入的查找表。
?
2、 存儲器模塊（RAM）
Stratix II 器件具有 TriMatrix 存儲結(jié)構(gòu)，它包括3種大小的嵌入式RAM塊。TriMatrix 存儲器包括512位的M512塊、4Kb的M4K塊和512Kb的M-RAM塊，每個都可以配置支持各種特性。
?
3、 數(shù)字信號處理模塊（DSP）
DSP塊結(jié)構(gòu)是為實現(xiàn)多種 最大性能和最小邏輯資源利用率的DSP功能而優(yōu)化的。
?
4、 鎖相環(huán)（PLL）
Stratix II 器件具有多達(dá)12個鎖相環(huán)（PLL）和48個獨立系統(tǒng)時鐘，可以作為中央時鐘管理器滿足系統(tǒng)時序需求。
?
?
?
以上可以看出，Xilinx 與 Intel altera 的 FPGA 的結(jié)構(gòu)最大不同還是其邏輯單元部分：Xilinx的邏輯單元基本組成為可配置邏輯模塊（CLB），而 Intel altera 的為LAB，但更深一層講，CLB和LAB里面也都是由LUT、觸發(fā)器等構(gòu)成的。兩個公司的FPGA組成各有特點，這也決定了它們的FPGA產(chǎn)品在功能上各有特點。
總的來說，Xilinx 家獨有 可配置邏輯塊（CLB）/Slice，Intel altera?家獨有邏輯陣列模塊（LAB），可以這么理解。簡單聊聊，希望對各位大俠學(xué)習(xí)理解有所幫助。
?
?
END
?
后續(xù)會持續(xù)更新，帶來Vivado、 ISE、Quartus II 、candence等安裝相關(guān)設(shè)計教程，學(xué)習(xí)資源、項目資源、好文推薦等，希望大俠持續(xù)關(guān)注。
大俠們，江湖偌大，繼續(xù)闖蕩，愿一切安好，有緣再見！
?
?
?
?
?
精彩推薦
?
?
?
?
FPGA 高級設(shè)計：時序分析和收斂
基于FPGA的實時圖像邊緣檢測系統(tǒng)設(shè)計（下）
基于 FPGA Vivado 信號發(fā)生器設(shè)計（附源工程）
直接擴(kuò)頻通信（下）仿真
總結(jié)
以上是生活随笔為你收集整理的举例分析 Intel FPGA 和 Xilinx FPGA 的区别的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。
- 上一篇： 简约大气中国风企业介绍动态PPT模板
- 下一篇： 免费的可视化Web报表工具，JimuRe