CMOS版圖視頻課程第8學(xué)時，工藝設(shè)計工具包（Process Design Kit，PDK），已發(fā)布，詳見網(wǎng)易云課堂系列精品課程：《CMOS模擬集成電路版圖設(shè)計》，由陳博士主講，鏈接地址：
https://study.163.com/course/introduction.htm?courseId=1209174834&share=2&shareId=400000000676048#/courseDetail?tab=1

主講陳博士實戰(zhàn)經(jīng)驗：

陳博士，副教授，在微電子學(xué)與固體電子學(xué)領(lǐng)域多年理論和實戰(zhàn)經(jīng)驗，在高性能模擬/混合信號集成電路設(shè)計(可編程增益放大器、自動增益控制環(huán)路、高性能模數(shù)/數(shù)模轉(zhuǎn)換器等,低功耗、高精度、低噪聲傳感器接口及信號處理電路設(shè)計，高可靠加固標準單元庫設(shè)計）領(lǐng)域有多年深耕經(jīng)驗，具有扎實的理論基礎(chǔ)，豐富的實戰(zhàn)經(jīng)驗，累計發(fā)表論文60余篇，授權(quán)發(fā)明專利11項，出版論著及譯著8部。實戰(zhàn)經(jīng)驗方面，陳博士在SMIC 55/90/130/180/350nm、TSMC 180/350nm以及UMC180nm等工藝節(jié)點上完成了10/12bit1MHz SAR ADC、12bit 100MHz Pipelined ADC、16/18bit 500kHzSigma-Delta ADC、熱電堆模擬前端、生物傳感節(jié)點、16位MCU、語音信號SoC等十余個IP的流片，具有豐富的設(shè)計和測試經(jīng)驗。

未來發(fā)展戰(zhàn)略：會以微信公眾號“集成電路設(shè)計那些事兒”（英文名字：“IC_Design_Story”）為主體，依托各類一線工程師，科學(xué)家，碩博士，陸續(xù)發(fā)布集成電路設(shè)計類實戰(zhàn)視頻課程，未來計劃開展：模擬ADC實戰(zhàn)設(shè)計，基于Verilog的FPGA設(shè)計，基于Cadence Allegro的PCB設(shè)計，通信算法類（軟件無線電，數(shù)字功放預(yù)失真DPD）等，該套視頻力圖從項目實戰(zhàn)出發(fā)，解決初學(xué)者無人帶，入門難，摸不清的難題，相信在課程實戰(zhàn)的輔導(dǎo)下，公眾號能與大家共同成長、提高，如大家有興趣，可以長期關(guān)注。

總結(jié)

以上是生活随笔為你收集整理的版图第八讲：工艺设计工具包（Process Design Kit，PDK）的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。