計算機組成原理 課程設計

報告書

課程設計課題表現報告成績總成績A( )B( )C( )

班 級： 114030701

組 員：

組 員：

指導教師： 劉小洋

設計時間： 2016.6

計算機科學與工程學院 計算機組成原理實驗室

設計目的、

綜合運用所學計算機組成原理知識，設計并實現較為完整的計算機。

設計一臺帶中斷處理能力的模型機。該模型機具備有類X86的中斷功能，當外部中斷請求有效，CPU允許中斷，且在一條指令執行完時，CPU將響應中斷。該模型機的指令系統如下。

助記符號指令格式指令功能MOV RD,RS

ADD RD,RS

AND RD,RS

CLI

PUSH RS

POP RD

IRET0000 RS RD

0001 RS RD

0010 RS RD

0011 ****

0100 ****

0101 RS**

0110 **RD

0111 ****

RS → RD

RD + RS→ RD

RD ∧RS→ RD

CPU開中斷

CPU關中斷

RS->堆棧

堆棧->RD

中斷返回

LAD M D,RD

STA M D,RS

JMP M D

BZC M D1100 M RD D

1101 M RD D

1110 M ** D

1111 M ** DE→RD

RD→E

E→PC

當FC或FZ=1時,

EPCIN RD,P

OUT P,RS1000 ** RD P

1001 RS ** P[P] → RD

RS →[P]其中，D 為，RS 為源寄存器，RD 為目的寄存器，并規定：

RS 或 RD選定的寄存器00

01

10

11R0

R1

R2

R3

尋址模式 M有效地址 E說 明00

01

10

11E=D

E =(D)

E =(RI)+ D

E =(PC)+ D直接尋址

間接尋址

RI 變址尋址

相對尋址

本模型機的數據通路框圖如圖 -2 所示。

圖 -2 數據通路框圖

和前面的實驗相比，復雜模型機實驗指令多，尋址方式多，只用一種測試已不能滿足設計要求，為此指令譯碼電路需要重新設計。

如圖 -3 所示在 IR 單元的 INS_DEC 中實現。

圖 -3 指令譯碼原理圖

本實驗中要用到四個通用寄存器 R3…R0，而對寄存器的選擇是通過指令的低四位，為此還得設計一個寄存器譯碼電路，在 IR 單元的 REG_DEC(GAL16V8)中實現，如圖 -4 所示。

圖 -4 寄存器譯碼原理圖

根據機器指令系統要求，設計微程序流程圖及確定微地址，如圖 -5 所示。

按照系統建議的微指令格式，見表 -7，參照微指令流程圖，將每條微指令代碼化，譯成二進制代碼表，見表 -8，并將二進制代碼表轉換為聯機操作時的十六進制格式文件。

232221201918-1514-1211-98-65-0M23CNWRRDIOMS3-S0A字段B字段C字段UA5-UA0

A字段B字段C字段

876選擇000NOP001P<1>010P<2>011P<3>100P<4>101LDPC110STI111CLI

141312選擇000NOP001LDA010LDB011LDRi100LDSP101LOAD110LDAR111LDIR

11109選擇000NOP001ALU_B010RS_B011RD_B100RI_B101SP_B110PC_B111保留

地址十六進制表示高五位S3-S0A 字段B 字段C 字段UA5-UA00000 00 010000000000000000000000010100 6D 430000000001101101010000110310 70 700001000001110000011100001B 00261C1B 00261C00000100110000111001C 04B2011C 04B20100000100101100100000000131 00161A31 00161A0000000000010110000110103

總結

以上是生活随笔為你收集整理的IOM计算机组成原理,计算机组成原理设计教案.doc的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。