xilinx debug
生活随笔
收集整理的這篇文章主要介紹了
xilinx debug
小編覺得挺不錯的,現在分享給大家,幫大家做個參考.
1、xilinx ILA不用抓IBUF IOBUF 之前的輸入信號
2、直接從pad進入的信號不能用ila(待確認)
3、(* equivalent_register_removal="{yes|no}" *) reg a;
4、routing很慢可能是跨時鐘造成的
1、當RTL代碼修改較少時,使用增量編譯功能可以提高工程的編譯速度。
2、在控制臺輸入命令:set_param general.maxThreads 4,使用4個線程對工程進行編譯。vivado默認是使用2個線程編譯工程,也可以加到8個線程,不過你的計算機需要提供8線程功能,通常使用4個線程即可。再輸入命令:get_param general.maxThreads,可以查看工程編譯的線程數量。3、優化RTL代碼,對跨時鐘域(CDC)的路徑進行約束,減少vivado的編譯負擔。vivado默認對所有的路徑,包括跨時鐘域的路徑進行分析,這樣會使vivado在布線時遇到困難,導致工程編譯時間變長。本人之前接收了一個工程項目,如果對時鐘不加約束,則需要1到2小時才能編譯完,加上約束后,只需要十幾分鐘便編譯結束。之前的ISE默認對跨時鐘域的路徑不進行分析,而vivado卻分析了所有路徑,所以可以對這些路徑添加約束如set_false_path、set_max_delay等,對有把握的跨時鐘路徑設置偽路徑,提高編譯速度。4、在vivado的綜合、實施設置中,還有綜合、實施的策略可以選擇,不同的策略會產生不同的綜合、實施效果。可以根據不同的需求來選擇。
————————————————
版權聲明:本文為CSDN博主「ls_故鄉的原風景」的原創文章,遵循 CC 4.0 BY-SA 版權協議,轉載請附上原文出處鏈接及本聲明。
原文鏈接:https://blog.csdn.net/jj2060/article/details/83964169
https://blog.csdn.net/wordwarwordwar/article/details/75197877
總結
以上是生活随笔為你收集整理的xilinx debug的全部內容,希望文章能夠幫你解決所遇到的問題。
- 上一篇: Day20200713—点在三角形内
- 下一篇: ArcMap出图小技巧:图例,比例尺,指