PCB中的生产工艺、USB布线、特殊部件、蓝牙天线设计
PCB中的生產(chǎn)工藝、USB布線、特殊部件、藍(lán)牙天線設(shè)計(jì)
?(2016-07-20 11:43:27) 轉(zhuǎn)載▼| ? | ? |
3.MARK點(diǎn)作用及類別 Mark點(diǎn)也叫基準(zhǔn)點(diǎn)，為裝配工藝中的所有步驟提供共同的可測(cè)量點(diǎn)，保證了裝配使用的每個(gè)設(shè)備能精確地定位電路圖案。因此，Mark點(diǎn)對(duì)SMT生產(chǎn)至關(guān)重要
MARK點(diǎn)設(shè)計(jì)規(guī)范 1）????????形狀：建議Mark點(diǎn)標(biāo)記為直徑：R=1.0mm實(shí)心圓； 2）????????組成一個(gè)完整的MARK點(diǎn)包括：標(biāo)記點(diǎn)（或特征點(diǎn)）和空曠區(qū)域。
3）????????位置：Mark點(diǎn)位于單板或拼板上的對(duì)角線相對(duì)位置且盡可能地距離分開;最好分布在最長(zhǎng)對(duì)角線位置（如MARK點(diǎn)位置圖）。
4）????????為保證貼裝精度的要求，SMT要求：每塊PCB內(nèi)必須至少有一對(duì)符合設(shè)計(jì)要求的可供SMT機(jī)器識(shí)別的MARK點(diǎn)，同時(shí)必須有單板MARK(拼板時(shí))，拼板MARK或組合MARK只起輔助定位的作用。 5）????????拼板時(shí)，每一單板的MARK點(diǎn)相對(duì)位置必須一樣。不能因?yàn)槿魏卧蚨矂?dòng)拼板中任一單板上MARK點(diǎn)的位置，而導(dǎo)致各單板MARK點(diǎn)位置不對(duì)稱； 6）????????PCB上所有MARK點(diǎn)只有滿足：在同一對(duì)角線上且成對(duì)出現(xiàn)的兩個(gè)MARK，方才有效。因此MARK點(diǎn)都必須成對(duì)出現(xiàn)，才能使用（MARK點(diǎn)位置圖）。 7）????????MARK點(diǎn)（空曠區(qū)邊緣）距離PCB邊緣必須≥5.0mm（機(jī)器夾持PCB最小間距要求）（如MARK點(diǎn)位置圖）。
（MARK點(diǎn)位置圖） 8）????????尺寸 A.????????Mark點(diǎn)標(biāo)記最小的直徑為1.0mm，最大直徑是3.0mm,Mark點(diǎn)標(biāo)記在同一塊印制板上尺寸變化不能超過25 微米； B.????????特別強(qiáng)調(diào)：同一板號(hào)PCB上所有Mark點(diǎn)的大小必須一致（包括不同廠家生產(chǎn)的同一板號(hào)的PCB）； C.????????建議將所有的Mark點(diǎn)標(biāo)記直徑統(tǒng)一設(shè)為1.0mm。 9）????????空曠區(qū)要求 在Mark點(diǎn)標(biāo)記周圍，必須有一塊沒有其它電路特征或標(biāo)記的空曠面積。空曠區(qū)圓半徑 r≥2R , R為MARK點(diǎn)半徑,r達(dá)到3R時(shí)，機(jī)器識(shí)別效果更好。
10）????????材料 Mark點(diǎn)標(biāo)記可以是裸銅、清澈的防氧化涂層保護(hù)的裸銅。如果使用阻焊(soldermask)，不應(yīng)該覆蓋Mark點(diǎn)或其空曠區(qū)域 11）????????MARK點(diǎn)的光亮度應(yīng)保持一致。 12）????????平整度：Mark點(diǎn)標(biāo)記的表面平整度應(yīng)該在15 微米之內(nèi)。 13）????????對(duì)比度 A.????????當(dāng)Mark點(diǎn)標(biāo)記與印制板的基質(zhì)材料之間有高對(duì)比度時(shí)可達(dá)到最佳的識(shí)別性能 B.????????對(duì)于所有Mark點(diǎn)的內(nèi)層背景必須相同 以下在補(bǔ)點(diǎn)他人這方面的經(jīng)驗(yàn)，作為參考 MARK點(diǎn)分類： 1)Mark點(diǎn)用于錫膏印刷和元件貼片時(shí)的光學(xué)定位。根據(jù)Mark點(diǎn)在PCB上的作用，可分為拼板Mark點(diǎn)、單板Mark點(diǎn)、局部Mark點(diǎn)(也稱器件級(jí)MARK點(diǎn))， 2)拼板的工藝邊上和不需拼板的單板上應(yīng)至少有三個(gè)Mark點(diǎn)，呈L形分布，且對(duì)角Mark點(diǎn)關(guān)于中心不對(duì)稱。 3）如果雙面都有貼裝元器件，則每一面都應(yīng)該有Mark點(diǎn)。 4)需要拼板的單板上盡量有Mark點(diǎn)，如果沒有放置Mark點(diǎn)的位置，在單板上可不放置Mark點(diǎn)。 5)引線中心距≤0.5 mm的QFP以及中心距≤0.8 mm的BGA等器件，應(yīng)在通過該元件中心點(diǎn)對(duì)角線附近的對(duì)角設(shè)置局部Mark點(diǎn)，以便對(duì)其精確定位。 6)如果幾個(gè)SOP器件比較靠近(≤100mm)形成陣列，可以把它們看作一個(gè)整體，在其對(duì)角位置設(shè)計(jì)兩個(gè)局部Mark點(diǎn)。 設(shè)計(jì)說明和尺寸要求： 1)Mark點(diǎn)的形狀是直徑為1mm的實(shí)心圓，材料為銅，表面噴錫，需注意平整度，邊緣光滑、齊整，顏色與周圍的背景色有明顯區(qū)別；阻焊開窗與Mark點(diǎn)同心，對(duì)于拼板和單板直徑為3mm，對(duì)于局部的Mark點(diǎn)直徑為1mm, 2)單板上的Mark點(diǎn)，中心距板邊不小于5mm；工藝邊上的Mark點(diǎn)，中心距板邊不小于3mm。 3)為了保證印刷和貼片的識(shí)別效果，Mark點(diǎn)范圍內(nèi)應(yīng)無焊盤、過孔、測(cè)試點(diǎn)、走線及絲印標(biāo)識(shí)等，不能被V-CUT槽所切造成機(jī)器無法辨識(shí)。 4)為了增加Mark點(diǎn)和基板之間的對(duì)比度，可以在Mark點(diǎn)下面敷設(shè)銅箔。同一板上的Mark點(diǎn)其內(nèi)層背景要相同，即Mark點(diǎn)下有無銅箔應(yīng)一致。 5)對(duì)于單板和拼板的Mark點(diǎn)應(yīng)當(dāng)作元件來設(shè)計(jì)，對(duì)于局部的Mark點(diǎn)應(yīng)作為元件封裝的一部分設(shè)計(jì)。便于賦予準(zhǔn)確的坐標(biāo)值進(jìn)行定位。 PCB設(shè)計(jì)之光學(xué)基準(zhǔn)點(diǎn)！ 在有貼片元件的PCB板上，為了對(duì)PCB整板進(jìn)行定位，通常需要在PCB板的四個(gè)角放置光學(xué)定位點(diǎn),一般放三個(gè)即可。常見的基準(zhǔn)點(diǎn)主要有三種：拼板基準(zhǔn)點(diǎn)，單元基準(zhǔn)點(diǎn)，局部基準(zhǔn)點(diǎn)。
基準(zhǔn)點(diǎn)結(jié)構(gòu) （1）拼板基準(zhǔn)點(diǎn)和單元基準(zhǔn)點(diǎn) 形狀/大小： 直徑為40mil 的實(shí)心圓。??阻焊開窗： 和基準(zhǔn)點(diǎn)同心的圓形，大小為基準(zhǔn)點(diǎn)直徑的兩倍。在 2mm直徑的邊緣處要求有一圓形或八邊形的銅線作保護(hù)圈用。同一板上的光學(xué)定位基準(zhǔn)符號(hào)其內(nèi)層背景要相同，即三個(gè)基準(zhǔn)符號(hào)下有無銅箔應(yīng)一致。
（2）局部基準(zhǔn)點(diǎn) 間距≤0.4mm的QFP和間距≤0.8mm BGA、CSP、FC等器件需要放置局部基準(zhǔn)點(diǎn)。 大小/形狀：直徑為40mil 的實(shí)心圓。 阻焊開窗：大小按普通焊盤處理，外圈銅環(huán)可不要。
基準(zhǔn)點(diǎn)放置： 一般原則 ： 過SMT設(shè)備加工的單板必須放置基準(zhǔn)點(diǎn)。 單面基準(zhǔn)點(diǎn)數(shù)量≥3。 單面布局時(shí)，只需元件面放置基準(zhǔn)點(diǎn)。. A5 I5 ^0 L- z1 m+ P PCB雙面布局時(shí)，基準(zhǔn)點(diǎn)雙面放置。 雙面放置的基準(zhǔn)點(diǎn)，除鏡像拼板外，正反兩面的基準(zhǔn)點(diǎn)位置要求基本一致。見下圖。
（1） 拼板的基準(zhǔn)點(diǎn)放置 拼板需要放置拼板基準(zhǔn)點(diǎn)、單元基準(zhǔn)點(diǎn)。 拼板基準(zhǔn)點(diǎn)和單元基準(zhǔn)點(diǎn)數(shù)量各為三個(gè)。在板邊呈“L”形分布，盡量遠(yuǎn)離。拼板基準(zhǔn)點(diǎn)的位置要求見下圖A。 采用鏡相對(duì)稱拼板時(shí)，輔助邊上的基準(zhǔn)點(diǎn)必須滿足翻轉(zhuǎn)后重合的要求，參見下圖B
（2） 單元板的基準(zhǔn)點(diǎn)放置 基準(zhǔn)點(diǎn)數(shù)量為三個(gè)，在板邊呈“L”形分布，各基準(zhǔn)點(diǎn)之間的距離盡量遠(yuǎn)。基準(zhǔn)點(diǎn)距離板邊必須大于5mm，如不能保證四個(gè)邊都滿足，則至少要保證傳送邊滿足要求。 ? 特殊部件設(shè)計(jì) 開關(guān)電源PCB設(shè)計(jì)
1、輸入電容，輸出電容盡量共地； 2、輸出電流過孔數(shù)量保證通流能力足夠，電流為設(shè)定的過流值； 3、如果輸出電流大于20A，最好區(qū)分控制電路AGND和功率地GND，兩者單點(diǎn)接地,如果不做區(qū)分，保證AGND接地良好； 4、輸入電容靠近上管的D極放置； 5、Phase管腳因?yàn)槠鋸?qiáng)電流，高電壓的特性，輻射大，需做以下處理 a：Phase相連接的上管的S極，下管的D極和電感一端打平面處理，且不打過孔，即盡量保證3者和電源芯片在同一個(gè)平面上，且最好放置在top面； b：Phase平面保證足夠的通流能力的前提下，盡量減小面積； c：關(guān)鍵信號(hào)遠(yuǎn)離該P(yáng)hase平面； d：小電流的Phase網(wǎng)絡(luò)直接拉線處理，禁止拉平面； 6、輸入電容的GND，電源輸入因?yàn)樵肼暣?#xff0c;敏感信號(hào)需遠(yuǎn)離該平面，遵循3W原則，禁止高速信號(hào)在上述地平面打的過孔中間走線，尤其關(guān)注背板的高速信號(hào)； 7、GATE,BOOT電容走線盡量粗，一般為15mil~40mil； 8、電壓采樣因?yàn)殡娏餍?#xff0c;容易受干擾，如果為近端反饋盡量靠近電源芯片，如果為遠(yuǎn)端反饋，需走差分線，且遠(yuǎn)離干擾源； 9、DCR電流采樣網(wǎng)絡(luò)，需要差分走線，整個(gè)采樣網(wǎng)絡(luò)盡量緊湊，且需靠近電源芯片放置，溫度補(bǔ)償電阻靠近電感放置； 10、環(huán)路補(bǔ)償電路盡量面積小，減小環(huán)路，靠近電源芯片放置； 11、電感下禁止打孔，一方面防止有些電感為金屬表層，出現(xiàn)短路；一方面因?yàn)殡姼械妮椛浯?#xff0c;如果下面打孔，噪聲會(huì)耦合； 12、MOS管下需打過孔進(jìn)行散熱，過孔數(shù)量按照輸出最大電流計(jì)算，非過流值； 13、電源芯片底部打過孔到背面進(jìn)行散熱處理，覆銅越大散熱越好，最好部分亮銅處理；
時(shí)鐘PCB設(shè)計(jì) 這次說說單板上時(shí)鐘的注意事項(xiàng)，主要有以下幾個(gè)方面可以考慮：
- 布局
- 時(shí)鐘晶體和相關(guān)電路應(yīng)布置在PCB的中央位置并且要有良好的地層，而不是靠近I/O接口處。不可將時(shí)鐘產(chǎn)生電路做成子卡或者子板的形式，必須做在單獨(dú)的時(shí)鐘板上或者承載板上。 如下圖所示，綠色框中部分下一層最好不要走線
- 在PCB時(shí)鐘電路區(qū)域只布與時(shí)鐘電路有關(guān)的器件，避免布設(shè)其他電路，晶體附近或者下面不要布其他信號(hào)線：在時(shí)鐘發(fā)生電路、晶體下使用地平面，若其他信號(hào)穿過該平面，違反了映像平面功能，如果讓信號(hào)穿越這個(gè)地平面的話，就會(huì)存在很小的地環(huán)路并影響地平面的連續(xù)性，這些地環(huán)路在高頻時(shí)將會(huì)產(chǎn)生問題。
- 對(duì)于時(shí)鐘晶體、時(shí)鐘電路，可以采用屏蔽措施進(jìn)行屏蔽處理；
- 若時(shí)鐘外殼為金屬，則PCB設(shè)計(jì)時(shí)一定要在晶體下方鋪銅，并保證此部分與完整的地平面有良好的電氣連接（通過多孔接地）。
- SMT封裝的晶體將比金屬外殼的晶體有更多的射頻能量輻射：因?yàn)楸碣N晶體大多是塑料封裝，晶體內(nèi)部的射頻電流會(huì)向空間輻射并耦合到其他器件。
- 共用時(shí)鐘走線 對(duì)快速上升沿信號(hào)及時(shí)鐘信號(hào)采用輻射狀拓?fù)溥B接好于采用單個(gè)公共驅(qū)動(dòng)源的網(wǎng)絡(luò)串接，每個(gè)走線應(yīng)該根據(jù)其特性阻抗采取端接措施來布線。
- 時(shí)鐘傳輸線要求及PCB分層 時(shí)鐘走線原則：在緊鄰時(shí)鐘走線層安排完整的映像平面層，減小走線的長(zhǎng)度并進(jìn)行阻抗控制。
- 走線使用過孔和跳轉(zhuǎn)導(dǎo)致映像回路的不完整性；
- 映像平面上由于器件信號(hào)管腳上電壓隨著信號(hào)的變化而變化產(chǎn)生的浪涌電壓；
- 如果走線沒有考慮3W原則的話，不同時(shí)鐘信號(hào)會(huì)引起串?dāng)_； 時(shí)鐘信號(hào)的布線
- 時(shí)鐘線一定要走在多層PCB板的內(nèi)層。并且一定要走帶狀線；如果要走在外層，只能走微帶線。
- 走在內(nèi)層能保證完整的映像平面，它可以提供一個(gè)低阻抗射頻傳輸路徑，并產(chǎn)生磁通量，以抵消它們的源傳輸線的磁通量，源和返回路徑的距離越近，則消磁就越好。由于增強(qiáng)了消磁能力，高密PCB板的每個(gè)完整平面映像層可提供6－8dB的抑制。
- 時(shí)鐘布多層板的好處：有一層或者多層可以專門用于完整的電源和地平面，可以設(shè)計(jì)成好的去藕系統(tǒng)，減小地環(huán)路的面積，降低了差模輻射，減小了EMI，減小了信號(hào)和電源返回路徑的阻抗水平，可以保持全程走線阻抗的一致性，減小了鄰近走線間的串?dāng)_等。
USB2.0 PCB布線 USB是一種快速、雙向、同步傳輸、廉價(jià)、方便使用的可熱拔插的串行接口。由于數(shù)據(jù)傳輸快，接口方便，支持熱插拔等優(yōu)點(diǎn)使USB設(shè)備得到廣泛應(yīng)用。目前，市場(chǎng)上以USB2.0為接口的產(chǎn)品居多，但很多硬件新手在USB應(yīng)用中遇到很多困擾，往往PCB裝配完之后USB接口出現(xiàn)各種問題，比如通訊不穩(wěn)定或是無法通訊，檢查原理圖和焊接都無問題，或許這個(gè)時(shí)候就需懷疑PCB設(shè)計(jì)不合理。繪制滿足USB2.0數(shù)據(jù)傳輸要求的PCB對(duì)產(chǎn)品的性能及可靠性有著極為重要的作用。
USB協(xié)議定義由兩根差分信號(hào)線（D+、D-）傳輸數(shù)字信號(hào)，若要USB設(shè)備工作穩(wěn)定差分信號(hào)線就必須嚴(yán)格按照差分信號(hào)的規(guī)則來布局布線。根據(jù)筆者多年USB相關(guān)產(chǎn)品設(shè)計(jì)與調(diào)試經(jīng)驗(yàn)，總結(jié)以下注意要點(diǎn)：
1. 在元件布局時(shí)，盡量使差分線路最短，以縮短差分線走線距離（√為合理的方式，×為不合理方式）；
2. 優(yōu)先繪制差分線，一對(duì)差分線上盡量不要超過兩對(duì)過孔（過孔會(huì)增加線路的寄生電感，從而影響線路的信號(hào)完整性），且需對(duì)稱放置（√為合理的方式，×為不合理方式）；
3. 對(duì)稱平行走線，這樣能保證兩根線緊耦合，避免90°走線，弧形或45°均是較好的走線方式（√為合理的方式，×為不合理方式）；
4. 差分串接阻容，測(cè)試點(diǎn)，上下拉電阻的擺放（√為合理的方式，×為不合理方式）；
5. 由于管腳分布、過孔、以及走線空間等因素存在使得差分線長(zhǎng)易不匹配，而線長(zhǎng)一旦不匹配，時(shí)序會(huì)發(fā)生偏移，還會(huì)引入共模干擾，降低信號(hào)質(zhì)量。所以，相應(yīng)的要對(duì)差分對(duì)不匹配的情況作出補(bǔ)償，使其線長(zhǎng)匹配，長(zhǎng)度差通常控制在5mil以內(nèi)，補(bǔ)償原則是哪里出現(xiàn)長(zhǎng)度差補(bǔ)償哪里；
6. 為了減少串?dāng)_，在空間允許的情況下，其他信號(hào)網(wǎng)絡(luò)及地離差分線的間距至少20mil(20mil是經(jīng)驗(yàn)值)，覆地與差分線的距離過近將對(duì)差分線的阻抗產(chǎn)生影響；
7. USB的輸出電流是500mA，需注意VBUS及GND的線寬，若采用的1Oz的銅箔，線寬大于20mil即可滿足載流要求，當(dāng)然線寬越寬電源的完整性越好。
普通USB設(shè)備差分線信號(hào)線寬及線間距與整板信號(hào)線寬及線間距一致即可。然而當(dāng)USB設(shè)備工作速度是480 Mbits/s，只做到以上幾點(diǎn)是不夠的，我們還需對(duì)差分信號(hào)進(jìn)行阻抗控制，控制差分信號(hào)線的阻抗對(duì)高速數(shù)字信號(hào)的完整性是非常重要的，因?yàn)椴罘肿杩褂绊懖罘中盘?hào)的眼圖、信號(hào)帶寬、信號(hào)抖動(dòng)和信號(hào)線上的干擾電壓。差分線阻抗一般控制在90（±10%）歐姆(具體值參照芯片手冊(cè)指導(dǎo))，差分線阻抗與線寬W1、W2、T1成反比，與介電常數(shù)Er1成反比，與線間距S1成正比，與參考層的距離H1正比，如下圖是差分線的截面圖。
下圖為四層板的參考疊層，其中中間兩層為參考層，參考層通常為GND或Power，并且差分線所對(duì)應(yīng)的參考層必須完整，不能被分割，否則會(huì)導(dǎo)致差分線阻抗不連續(xù)。若是以圖 2疊層設(shè)計(jì)四層板，通常設(shè)計(jì)時(shí)差分線采用4.5mil的線寬及5.5mil的線間距既可以滿足差分阻抗90Ω。然而4.5mil線寬及5.5mil線間距只是我們理論設(shè)計(jì)值，最終電路板廠依據(jù)要求的阻抗值并結(jié)合生產(chǎn)的實(shí)際情況和板材會(huì)對(duì)線寬線間距及到參考層的距離做適當(dāng)?shù)恼{(diào)整。
以上所描述的布線規(guī)則是基于USB2.0設(shè)備，在USB布線過程中把握差分線路最短、緊耦合、等長(zhǎng)、阻抗一致且注意好USB電源線的載流能力，掌握好以上原則USB設(shè)備運(yùn)行基本沒問題。
DDR布線規(guī)則與過程
多年前，無線時(shí)代（Beamsky）發(fā)布了一篇文章關(guān)于DDR布線指導(dǎo)的一篇文章，當(dāng)時(shí)在網(wǎng)絡(luò)上很受歡迎，有很多同行參與了轉(zhuǎn)載。如今看來，那篇文章寫得不夠好，邏輯性不強(qiáng)，可操作性也不強(qiáng)。在近幾年的硬件產(chǎn)品開發(fā)中，本人總結(jié)出了一套DDR布線方法，具有高度的可行性，于是本人再次編寫一份這樣的文章，除了講述DDR布線規(guī)則，還想講述一下布線過程，采用本人的布線過程可以少走很多彎路。本文即將講到的所有方法，無線時(shí)代（Beamsky）都經(jīng)過實(shí)際檢驗(yàn)。 DDR布線通常是一款硬件產(chǎn)品設(shè)計(jì)中的一個(gè)重要的環(huán)節(jié)，也正是因?yàn)槠渲匾?#xff0c;網(wǎng)絡(luò)上也有大把的人在探討DDR布線規(guī)則，有很多同行故弄玄虛，把DDR布線說得很難，我在這里要反其道而行之，講一講DDR布線最簡(jiǎn)規(guī)則與過程。 如果不是特別說明，每個(gè)步驟中的方法同時(shí)適用于DDR1，DDR2和DDR3。PCB設(shè)計(jì)軟件以Cadence Allgro 16.3為例。 第一步，確定拓補(bǔ)結(jié)構(gòu)（僅在多片DDR芯片時(shí)有用） 首先要確定DDR的拓補(bǔ)結(jié)構(gòu)，一句話，DDR1/2采用星形結(jié)構(gòu)，DDR3采用菊花鏈結(jié)構(gòu)。 拓補(bǔ)結(jié)構(gòu)只影響地址線的走線方式，不影響數(shù)據(jù)線。以下是示意圖。 星形拓補(bǔ)就是地址線走到兩片DDR中間再向兩片DDR分別走線，菊花鏈就是用地址線把兩片DDR“串起來”，就像羊肉串，每個(gè)DDR都是羊肉串上的一塊肉，哈哈，開個(gè)玩笑。 第二步，元器件擺放 確定了DDR的拓補(bǔ)結(jié)構(gòu)，就可以進(jìn)行元器件的擺放，有以下幾個(gè)原則需要遵守： 原則一，考慮拓補(bǔ)結(jié)構(gòu)，仔細(xì)查看CPU地址線的位置，使得地址線有利于相應(yīng)的拓補(bǔ)結(jié)構(gòu) 原則二，地址線上的匹配電阻靠近CPU 原則三，數(shù)據(jù)線上的匹配電阻靠近DDR 原則四，將DDR芯片擺放并旋轉(zhuǎn)，使得DDR數(shù)據(jù)線盡量短，也就是，DDR芯片的數(shù)據(jù)引腳靠近CPU 原則五，如果有VTT端接電阻，將其擺放在地址線可以走到的最遠(yuǎn)的位置。一般來說，DDR2不需要VTT端接電阻，只有少數(shù)CPU需要；DDR3都需要VTT端接電阻。 原則六，DDR芯片的去耦電容放在靠近DDR芯片相應(yīng)的引腳 以下是DDR2的元器件擺放示意圖（未包括去耦電容），可以很容易看出，地址線可以走到兩顆芯片中間然后向兩邊分，很容易實(shí)現(xiàn)星形拓補(bǔ)，同時(shí)，數(shù)據(jù)線會(huì)很短。 以下是帶有VTT端接電阻的DDR2元器件擺放示意圖，在這個(gè)例子中，沒有串聯(lián)匹配電阻，VTT端接電阻擺放在了地址線可以到達(dá)的最遠(yuǎn)距離。 以下是DDR3元器件擺放示意圖，請(qǐng)注意，這里使用的CPU支持雙通道DDR3，所以看到有四片（參考設(shè)計(jì)是8片）DDR3，其實(shí)是每?jī)蓚€(gè)組成一個(gè)通道，地址線沿著圖中綠色的走線傳遞，實(shí)現(xiàn)了菊花鏈拓補(bǔ)。地址線上的VTT端接電阻擺放在了地址線可以到達(dá)的最遠(yuǎn)的地方。同樣地，數(shù)據(jù)線上的端接電阻也放置在了靠近DDR3芯片的位置，數(shù)據(jù)線到達(dá)CPU的距離很短。同時(shí)，可以看到，去耦電容放置在了很靠近DDR3相應(yīng)電源引腳的地方。
第三步，設(shè)置串聯(lián)匹配電阻的仿真模型 擺放完元器件，建議設(shè)置串聯(lián)匹配電阻的仿真模型，這樣對(duì)于后續(xù)的布線規(guī)則的設(shè)置是有好處的。 點(diǎn)擊Analyze?SI/EMI Sim?Model Assignment，如下圖。
然后會(huì)出來Model Assignment的界面，如下圖
然后點(diǎn)擊需要設(shè)置模型的器件，通常就是串聯(lián)匹配電阻，分配或創(chuàng)建合適的仿真的模型，如果不知道如何創(chuàng)建，請(qǐng)?jiān)诨ヂ?lián)網(wǎng)上搜索或發(fā)郵件給無線時(shí)代（Beamsky）。
分配好仿真模型之后的網(wǎng)絡(luò)，使用Show Element命令，可以看到相關(guān)的XNET屬性，如下圖。 第四步，設(shè)置線寬與線距 1. DDR走線線寬與阻抗控制密切相關(guān)，經(jīng)常可以看到很多同行做阻抗控制。對(duì)于純數(shù)字電路，完全有條件針對(duì)高速線做單端阻抗控制；但對(duì)于混合電路，包含高速數(shù)字電路與射頻電路，射頻電路比數(shù)字電路要重要的多，必須對(duì)射頻信號(hào)做50歐姆阻抗控制，同時(shí)射頻走線不可能太細(xì)，否則會(huì)引起較大的損耗，所以在混合電路中，本人往往舍棄數(shù)字電路的阻抗控制。到目前為止，本人設(shè)計(jì)的混合電路產(chǎn)品中，最高規(guī)格的DDR是DDR2-800，未作阻抗控制，工作一切正常。 2. DDR的供電走線，建議8mil以上，在Allegro可以針對(duì)一類線進(jìn)行物理參數(shù)的同意設(shè)定，我本人喜歡建立PWR-10MIL的約束條件，并為所有電源網(wǎng)絡(luò)分配這一約束條件，如下圖。 3. 線距部分主要考慮兩方面，一是線-線間距，建議采用2W原則，即線間距是2倍線寬，3W很難滿足；二是線-Shape間距，同樣建議采用2W原則。對(duì)于線間距，也可以在Allegro中建立一種約束條件，為所有DDR走線（XNET）分配這樣的約束條件，如下圖。 4. 還有一種可能需要的規(guī)則，就是區(qū)域規(guī)則。Allegro中默認(rèn)的線寬線距都是5mil，在CPU引腳比較密集的時(shí)候，這樣的規(guī)則是無法滿足的，這就需要在CPU或DDR芯片周圍設(shè)定允許小間距，小線寬的區(qū)域規(guī)則，如下圖。
第五步，走線 走線就需要注意的內(nèi)容比較多，這里只做少許說明。
- 所有走線盡量短
- 走線不能有銳角
- 盡量少打過孔
- 保證所有走線有完整的參考面，地平面或這電源平面都可以，對(duì)于交變信號(hào)，地與電源平面是等電位的
- 盡量避免過孔將參考面打破，不過這在實(shí)際中很難做到
- 走完地址線和數(shù)據(jù)后，務(wù)必將DDR芯片的電源腳，接地腳，去耦電容的電源腳，接地腳全部走完，否則在后面繞等長(zhǎng)時(shí)會(huì)很麻煩的
第六步，設(shè)置等長(zhǎng)規(guī)則 對(duì)于數(shù)據(jù)線，DDR1/2與DDR3的規(guī)則是一致的：每個(gè)BYTE與各自的DQS，DQM等長(zhǎng)，即DQ0:7與DQS0，DQM。等長(zhǎng)，DQ8:15與DQS1，DQM1等長(zhǎng)，以此類推。 DDR2數(shù)據(jù)線等長(zhǎng)規(guī)則舉例
DDR3數(shù)據(jù)線等長(zhǎng)規(guī)則舉例
地址線方面的等長(zhǎng)，要特別注意，DDR1/2與DDR是很不一樣的。 對(duì)于DDR1/2，需要設(shè)定每條地址到達(dá)同一片DDR的距離保持等長(zhǎng)，如下圖。
對(duì)于DDR3，地址線的等長(zhǎng)往往需要過孔來配合，具體的規(guī)則均綁定在過孔上和VTT端接電阻上，如下圖。可以看到，CPU的地址線到達(dá)過孔的距離等長(zhǎng)，過孔到達(dá)VTT端接電阻的距離也等長(zhǎng)。
補(bǔ)充一點(diǎn)，很多時(shí)候，地址線的等長(zhǎng)要求不嚴(yán)格，這一點(diǎn)我還沒有嘗試過。在本人設(shè)計(jì)的這些產(chǎn)品中，地址線，數(shù)據(jù)線都做了25mil的Relative Propagation Delay的等長(zhǎng)規(guī)則設(shè)定。關(guān)于等長(zhǎng)規(guī)則設(shè)定的細(xì)節(jié)在這里不再贅述，有興趣的話，可以發(fā)郵件給無線時(shí)代（Beamsky）。 第七步，繞等長(zhǎng) 完成等長(zhǎng)規(guī)則的設(shè)定后，最后一步也是工作量最大的一步：繞等長(zhǎng)。 在這一步，我認(rèn)為只有一點(diǎn)規(guī)則需要注意：盡量采用3倍線寬，45度角繞等長(zhǎng)，如下圖。 繞等長(zhǎng)完成后，最好把DDR相關(guān)網(wǎng)絡(luò)鎖定，以免誤動(dòng)。 到這里，DDR走線就已經(jīng)完成了，在本人設(shè)計(jì)過的三，四十種產(chǎn)品中，都是按照上面的規(guī)則與過程完成的，DDR2最高規(guī)格是DDR2-800，512MB，DDR3最高規(guī)格是DDR3-1600，1GB，都可以很穩(wěn)定的工作，無論性能還是可靠性，都未曾出過問題。
藍(lán)牙印刷天線的設(shè)計(jì)
中心議題
* 提出了一種小型化藍(lán)牙印刷天線
* 給出了具體設(shè)計(jì)及實(shí)現(xiàn)
解決方案
* 降低電磁波在介質(zhì)中傳播的波長(zhǎng)
* 將偶極天線的兩個(gè)振子固定在介質(zhì)基板上
隨著通信技術(shù)的發(fā)展,短距離無線通信以其快速、便捷的優(yōu)勢(shì),成為了室內(nèi)通信中不可替代的通信手段。藍(lán)牙(Bluetooth)是一種能夠支持短距離無線通信的無線電技術(shù),現(xiàn)已廣泛應(yīng)用于移動(dòng)電話、便攜式電腦等設(shè)備中,普遍接受它的工作頻段為2. 4 GHz—2. 484 GHz。天線作為通信系統(tǒng)中重要的能量轉(zhuǎn)換部件,承擔(dān)著信號(hào)的發(fā)射、接收任務(wù),而其工作頻段又與其物理尺寸直接相關(guān),大尺寸的天線往往占據(jù)了一個(gè)系統(tǒng)的主要空間,影響系統(tǒng)小型化。目前的藍(lán)牙天線,尺寸都比較大，開展藍(lán)牙天線的小型化研究,降低藍(lán)牙系統(tǒng)的整體尺寸,是十分必要的。
常見的藍(lán)牙天線主要分為偶極天線、PIFA天線和陶瓷天線三種。PIFA天線屬于單極子天線,它的反射損耗對(duì)地板大小比較敏感,同時(shí),其遠(yuǎn)場(chǎng)輻射不均勻,難以滿足手機(jī)、藍(lán)牙耳機(jī)等終端設(shè)備對(duì)天線的全向輻射要求;陶瓷天線普遍增益較小;偶極天線易于實(shí)現(xiàn)較大的增益和較小的反射損耗,但其電長(zhǎng)度一般都是波長(zhǎng)的1/2。按此計(jì)算工作在2. 45 GHz的藍(lán)牙天線需有約60mm長(zhǎng),而普通手機(jī)的大小一般是110 mm×40 mm,藍(lán)牙USB設(shè)備的大小一般是50 mm×16 mm甚至更小,藍(lán)牙耳機(jī)的尺寸一般是33 mm×10 mm。如此長(zhǎng)的天線尺寸顯然占據(jù)了手機(jī)、藍(lán)牙耳機(jī)等終端設(shè)備巨大的設(shè)計(jì)空間,不利于系統(tǒng)的小型化。
本文設(shè)計(jì)的藍(lán)牙天線,是基于印刷偶極天線的模式,天線印刷在FR—4介質(zhì)板上,采用曲流技術(shù),具有尺寸小、全向輻射等優(yōu)點(diǎn)。
1 藍(lán)牙天線的設(shè)計(jì)
曲流技術(shù)是一種常見的天線小型化技術(shù),通過彎折實(shí)現(xiàn)曲流,可以有效減小天線的物理尺寸。彎折也會(huì)造成天線的增益等性能的降低,因此,在彎折時(shí)各段金屬線的間距,彎折的各段金屬線的長(zhǎng)度的選取就成為能否在最小限度的降低天線性能的同時(shí)實(shí)現(xiàn)小型化的重要因素。同時(shí),當(dāng)電磁波在介質(zhì)中傳播時(shí),其波長(zhǎng)會(huì)變短,電磁波在介質(zhì)中的波長(zhǎng)可由式計(jì)算。其中εr是介質(zhì)的介電常數(shù),μr是介質(zhì)的磁導(dǎo)率。因此通過降低電磁波在介質(zhì)中傳播的波長(zhǎng),也是實(shí)現(xiàn)天線的重要方法。一般將偶極天線的兩個(gè)振子固定在介質(zhì)基板上,即采用印刷天線的形式實(shí)現(xiàn)這種小型化方法,天線設(shè)計(jì)如圖1所示。
該印刷電路板所占尺寸為15 mm×6 mm×1 mm,圖1中實(shí)線所包圍的黑色區(qū)域?yàn)榻橘|(zhì)上表面金屬線,虛線所包圍的灰色區(qū)域?yàn)榻橘|(zhì)下表面金屬線,介質(zhì)材料為FR—4基板,其尺寸為a×b=6×15 mm2,介質(zhì)板厚度c=1 mm,金屬線寬度m=0. 5 mm,k=1mm,天線兩極終端間距為s,彎折的金屬線間距w,彎折金屬線單元長(zhǎng)度g。
2 藍(lán)牙天線的結(jié)構(gòu)優(yōu)化
w和g兩個(gè)參數(shù)決定了天線的有效輻射長(zhǎng)度,因此會(huì)對(duì)天線的阻抗特性和輻射特性有較大影響。采用CST Microwave Studio軟件對(duì)該天線進(jìn)行仿真,圖2給出了w=0. 80 mm、1. 00 mm、1. 05 mm時(shí)天線的反射損耗的仿真結(jié)果,此時(shí)g=4 mm。仿真結(jié)果表明,天線的諧振頻率隨w的增大而減小,當(dāng)w較小時(shí),由于天線各金屬段之間距離較近,輻射互相抵消,且電流之間的互耦增強(qiáng),天線反射損耗增大;當(dāng)w值太大時(shí),天線的兩個(gè)振子的終端距離s又減小,互耦也增大,天線的反射損耗也較大。最終選定天線的w=1 mm,此時(shí)s=1. 5 mm。
圖3給出了當(dāng)g=3. 8 mm、4 mm、4. 2 mm時(shí)天線的反射損耗的仿真結(jié)果,結(jié)果表明,隨著g值的增大,天線的諧振頻率降低,反射損耗增大,這也是由于彎曲電流間的互耦增加引起的。最終取g=4 mm。
按以上分析得到的參數(shù)在CST Microwave Studio軟件中進(jìn)行仿真,得到所設(shè)計(jì)的藍(lán)牙天線的反射損耗、方向圖和電流分布分別如圖4(a)、(b)、(c)、(d)所示。
仿真結(jié)果表明,天線的諧振頻率為2.45 GHz,天線反射損耗低于-10 dB的頻率范圍為2.3GHz-2.6GHz,相對(duì)帶寬為12.2%,覆蓋了ISM頻段。天線在YOZ面全向輻射,最大增益為0.9 dB。電流分布圖表明,金屬導(dǎo)體上的電流實(shí)現(xiàn)了曲流,將會(huì)產(chǎn)生電流之間的互耦以及x方向和y方向的輻射,這可以實(shí)現(xiàn)天線的小型化以及全向輻射。
為了驗(yàn)證上述效果,又仿真了工作在2. 45 GHz的在自由空間中的對(duì)稱振子(天線2)和印刷于FR—4介質(zhì)基板上的對(duì)稱振子(天線3),將它們的反射損耗曲線、方向圖和增益等指標(biāo)與本文設(shè)計(jì)的天線(天線1)進(jìn)行對(duì)比,得到如圖5所示的結(jié)果;天線2的對(duì)稱振子總長(zhǎng)53. 4 mm,天線3的對(duì)稱振子長(zhǎng)49. 6 mm,相比于自由空間中的對(duì)稱振子減小了8%的長(zhǎng)度,天線1的長(zhǎng)度為15 mm,僅相當(dāng)于天線2的28%。通過對(duì)振子的彎折和FR—4介質(zhì)基板的加載,實(shí)現(xiàn)了天線小型化的目的。另外,將振子彎折會(huì)使彎折各段金屬的輻射互相影響和抵消,因此天線增益有所減小,但是同時(shí)彎折以及介質(zhì)基板的引入可以增強(qiáng)x軸方向的輻射,從而使天線的全向性更好,仿真結(jié)果表明,與天線2相比,天線1的x方向的輻射增加了20 dB。
3 藍(lán)牙天線的測(cè)試
按此結(jié)構(gòu)參數(shù)制作了藍(lán)牙天線,如圖6所示,用AgilentHP8363矢量網(wǎng)絡(luò)分析儀對(duì)天線的反射損耗進(jìn)行測(cè)試,在微波暗室測(cè)試天線的方向圖和增益,得到結(jié)果如圖7所示。通過測(cè)試結(jié)果可知,天線諧振在2. 47 GHz,天線的反射損耗低于-10 dB頻率范圍為2. 4-2. 55 GHz,天線在YOZ面能夠?qū)崿F(xiàn)全向輻射,增益0. 8 dB。實(shí)驗(yàn)結(jié)果與仿真結(jié)果的趨勢(shì)基本相同,但是比仿真得到的工作帶寬略有減小,這可能是由于介質(zhì)板的損耗引起的。將本文設(shè)計(jì)的藍(lán)牙天線(天線1)與文獻(xiàn)中的藍(lán)牙天線(天線4)以及經(jīng)典的對(duì)稱振子天線(天線2)在尺寸、帶寬、方向性及增益等性能進(jìn)行對(duì)比,如表1所示。
本文設(shè)計(jì)的藍(lán)牙天線雖然增益偏低,但其體積非常小,且?guī)捿^寬,能近似于全球輻射,綜合性能最優(yōu),適用于各類小型的藍(lán)牙終端。
4 結(jié)論
設(shè)計(jì)了一種小型的全向輻射的藍(lán)牙天線,該天線在2. 4 GHz-2. 55 GHz頻段范圍內(nèi)反射損耗低于-10 dB,實(shí)現(xiàn)了偶極藍(lán)牙天線的小型化,將天線尺寸降為15×6×1 mm3,僅是經(jīng)典藍(lán)牙天線體積的15-35%;天線可以實(shí)現(xiàn)全向的輻射,增益0. 8 dB;這種天線具有結(jié)構(gòu)簡(jiǎn)單、成本低、體積小、重量輕等優(yōu)點(diǎn),可廣泛適用于各種藍(lán)牙系統(tǒng),為藍(lán)牙終端的進(jìn)一步小型化提供了空間。
轉(zhuǎn)載于:https://www.cnblogs.com/ydvely521/p/9733258.html
總結(jié)
以上是生活随笔為你收集整理的PCB中的生产工艺、USB布线、特殊部件、蓝牙天线设计的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問題。
- 上一篇： 初探元宇宙存储，数据存储市场下一个爆点？
- 下一篇： 运维面试必看的20个短问答