文章目錄

• • 1. 晶振選型主要參數介紹
  • 2. 晶振外匹配電容CL1及CL2計算方法
  • 3. 晶振pcb電路設計注意事項
  • 4. 晶振不起振分析及解決

1. 晶振選型主要參數介紹

我們常說的晶振，包含兩種：

無源晶振(crystal) —— 即諧振器，內部沒有獨立的起振電路，需要借助時鐘才能產生振蕩信號，通常需要精準匹配外部電容，成本較低，信號質量較差，一般建議采用精度較高的石英晶體，多應用于對頻率穩定性要求不高的產品中；

有源晶振（oscillator) —— 即振蕩器，內部有獨立的起振元件，需要外加額定的供電電源，成本較高，但輸出信號質量好，穩定度高，多應用于需要高精度頻率的產品中。

?這里晶振的參數選擇主要針對諧振器(crystal)，一般晶振選型時需要考慮的主要參數有：核心頻率(MHz)、溫度頻差(ppm)、負載電容(pf)、封裝形式、工作溫度等。
舉個栗子:
下圖為在立創上搜索的一款晶振，主要參數已顯示在標題上：8MHz頻率、10ppm頻差(選精度相對好點的，對于stm32一般小于30基本可接受)、20pf負載電容（計算匹配電容會用到）以及封裝和工作溫度范圍已經明確列出，選擇符合自己設計要求的即可。

注：負載電容CL(load capacitance)——是?跨接在晶體兩端的總的有效電容（非匹配電容），其主要影響負載諧振頻率和等效負載諧振電阻，它與石英諧振器一起決定振蕩器的工作頻率，通過調整負載電容一般可以將振蕩器的工作頻率調到標稱值。

2. 晶振外匹配電容CL1及CL2計算方法

我們一般外接匹配電容，是為了使晶振兩端的等效電容等于或接近負載電容，對于要求高的場合還需要考慮IC輸入端的對地電容，這樣便可以使得晶振工作的頻率達到標稱頻率。

負載電容CL(load capacitance), 寄生電容CS(shunt capacitance)的值在確定好晶振時已給定，在晶振的datasheet中可查詢到。

負載電容公式為：

? CL = CS + (CD*CG)/(CD+CG)

其中，CL(load capacitance)、CS(shunt capacitance)查晶振手冊可知，

? CG(晶體振蕩電路輸入引腳對地總電容) = Cpcb(走線電容) + Ci(芯片管腳寄生電容) + CL1（需外加的匹配電容1）

? CD(晶體振蕩電路輸出引腳對地總電容) = Cpcb(走線電容) + Co(芯片管腳寄生電容) + CL2（需外加的匹配電容2）

一般令CG = CD，且Cpcb、Ci、CO取值為幾pF，則有：CL = CS + CG/2 = CS + CD/2

? ? 即CD = CG = 2*（CL -CS）

? 則 CL1 = CG - (Cpcb + Ci) = 2(CL -CS) - (Cpcb + Ci)*

? CL2 = CD - (Cpcb + Co) = 2(CL -CS) - (Cpcb + Co)*

舉個栗子：

? 假設Ci = Co = 5pf, Cpcb = 4pf, 查晶振手冊CL =20pf, CS= 5pf,

? 則CL1 = CL2 = 2*(20pf-5pf) - (4pf +5pf) = 21pf（若此處計算的容值不常見，則選個最接近的常見容值即可）

3. 晶振pcb電路設計注意事項

• 使晶振、外部電容器（如果有）與 IC之間的信號線盡可能保持最短,當非常低的電流通過IC晶振振蕩器時，如果線路太長，會使它對 EMC、ESD 與串擾產生非常敏感的影響。而且長線路還會給振蕩器增加寄生電容；

• 盡可能將其它時鐘線路與頻繁切換的信號線路布置在遠離晶振連接的位置,盡量不要在pcb晶振封裝下（all layers）走線；

• 當心晶振和地的走線；

• 將晶振外殼接地。

  如果實際的負載電容配置不當,第一會引起線路參考頻率的誤差.另外如在發射接收電路上會使晶振的振蕩幅度下降(不在峰點),影響混頻信號的信號強度與信噪，當波形出現削峰,畸變時,可增加負載電阻調整(幾十K到幾百K).要穩定波形是并聯一個1M左右的反饋電阻。

4. 晶振不起振分析及解決

不起振的情況主要出現在無源晶振上，尤其是kHz級別的無源晶振（X’tal），而MHz級別的AT晶振則相對少見。電路結構與晶體單元不匹配，由此導致產生頻率不夠穩定、停止起振或振蕩不穩定等問題。因此在電路設計時，為了獲得穩定的振蕩，通常情況下石英晶體單元與振蕩電路的匹配十分重要。

晶振不起振可能原因分析：

• 電路設計有問題 —— 對照單片機的推薦電路排除電路錯誤的可能性；

• 晶振質量有問題 —— 多試幾個晶振，排除晶振本身為停振品的可能性；

• 匹配電容有問題 —— 試著改換晶體兩端的電容，也許晶振就能起振了；

• PCB板受潮，導致阻抗失配而不能起振;

• 晶振電路的走線過長或者晶振兩腳之間有走線;

• 受外圍電路的影響。

  終極解決：
  盡可能選擇有源晶振,有源晶振（OSC）和實時時鐘模塊（RTC）由于內置了相應的電路，因而不太容易出現不起振的問題，在實際使用時基本不需要考慮相對復雜的頻率匹配問題，也就極大避免了晶振不起振問題的發生。

參考鏈接：
晶振設計電路總結
32.768kHz晶振不起振的原因與解決

（說明一下吾乃硬件小白一枚，此筆記為吾搜了好多個文章后集合在一起的學習筆記，為以后能隨時方便查看，如有涉及侵權請聯系吾刪除）

總結

以上是生活随笔為你收集整理的学习笔记之——晶振选型主要参数和外接匹配电容的计算的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。