《高速电路设计实践》- 读书笔记
高速電路設計實踐
1、電路設計
1.1 硬件設計流程
硬件設計流程主要包括:
需求分析、概要設計、詳細設計、調試、測試、轉產。
原理圖設計注意事項:
2、電阻、電容、電感、磁珠選型與應用
2.1電阻
? 電阻應用要點:
2.2電容
常用電容由陶瓷電容、鉭電容、鋁電解電容。
陶瓷電容一般容量較小,種類主要有NPO、X7R、X5R、Y5V(推薦度依次下降),主要區別在于填充介質不同,從而引起溫度(電容容值隨著溫度變化)、電壓穩定性不同。
鉭電容溫度特性好,ESL值小,高頻濾波性能好,體積小、節省PCB面積、容值大;應用在大電容濾波場合,一般將若干小容值鉭電容并聯以提大容值鉭電容相同的容量,以便增加可靠性、降低成本。
缺點由耐電壓和耐電流能力較弱。雖然具備較好的自愈能力,但鑒于可靠性考慮要求鉭電容的工作電壓相對額定電壓降額50%以上。在涉及熱插拔的電源濾波電路上,盡量避免使用鉭電容。
電容的作用:
電容器件特性主要取決于電容分量、ESL分量、ESR分量以及泄漏特性
ESL由電容器件的引腳電感和電容器件兩級間的等效電感串聯而成,主要取決于封裝和類型;
ESR由電容器件的引腳電阻和電容器件兩極的等效電阻構成,主要取決于電容的工作溫度、工作頻率以及電容體本身的導線電阻等;
Rleak取決于電容器件本身特有的泄露特性;
電容濾波的作用機制是為噪聲等干擾提供一條低阻抗回路
去耦電容 為保證器件穩定工作而給器件電源提供的本地“小池塘”,為高速運行器件產生的高頻噪聲提供一條就近流入地平面的的低阻抗路徑,以避免這些干擾影響其他負載。
旁路電容 為前綴提供一條流到地平面的低阻抗路徑,以避免這些干擾影響正在高速工作的器件。
2.3電感
在應用中,一般選用諧振頻率點高于工作頻率的電感。
電感的作用:通直流、阻交流,阻礙電流變化,保持器件工作電流的穩定,濾波。
電感一般分為高頻信號用電感、一般信號用電感、電源用電感。
關鍵參數:電感值、直流電阻、自諧振頻率、額定電流等
2.4磁珠
磁珠的作用是濾波,磁珠在一定頻帶內能反射噪聲,還能在一定頻帶內吸收噪聲并轉換為熱能。
磁珠的阻抗由電阻分量R于電抗分量X共同組成,在低頻段,X起主導作用,磁珠主要體現在電感性,功能是反射噪聲;在高頻段,R起決定性作用,磁珠主要體現為電阻性,功能室吸收噪聲并將噪聲轉換為熱能。
3、邏輯器件應用要點
| TTL | ||
| CMOS | ||
| LVTTL | ||
| LVCMOS | ||
| LVDS | ||
| LVPECL | ||
| CML | ||
4、高速電路中的電源設計
集中式電源結構
系統由一個獨立電源供電(48V、12V或其他)并由這個獨立電源通過多個隔離電源模塊直接變換得到單板所需的各種電源。
分布式電源架構
采用兩級電源轉換,第一級采用隔離電源提供單板輸入端電流到單板中間電源的轉換,第二級采用非隔離電源實現中間電源到板內各個電源的轉換。
常用電源電路 整流、斬波、變頻、逆變。
LDO(Low Dropout Regulator)
特性參數: 輸入電壓、輸出電壓、最大輸出電流、輸入/輸出電壓差、功耗、線性調整率、負載調整率、接地電流(靜態電流)、溫度。
應用要點: Vref濾波、SENSE(感應)引腳的處理、壓降、電流降頻、輸入電源與輸出電源之間的延時、紋波抑制功能、輸出端電容、分壓電阻阻值的選擇。
DC/DC電源
5、高速電路中的時序設計
6、復位電路設計
7、存儲器相關經驗
8、高速電路中的PCB及其信號完整性設計
信號完整性、電源完整性、EMC、防護、熱設計、結構、易測試性
PCB層疊結構 Core + Prepreg
層疊設計依據
1、單板總層數,包括信號層、地層、電源層的數目;2、單板厚度;3、單端信號和差分信號的目標阻抗;4、PCB的介電常數Er
層疊結構設計的目標
1、確定信號層、電源層、地層的排列
2、確定信號層、電源層、地層、以及填充層的厚度
3、在信號層上,單端走線的線寬,差分對信號的線寬以及對內信號線的間距。
總結
以上是生活随笔為你收集整理的《高速电路设计实践》- 读书笔记的全部內容,希望文章能夠幫你解決所遇到的問題。
- 上一篇: 6. (7.5~8.9)2022年自动化
- 下一篇: TCP/IP:连接服务器失败(错误原因: