从零开始的版图设计
一、建庫
1、打開軟件
打開終端，輸入命令source ?RFIC.cshrc，進入工作空間，輸入命令icfb&，打開軟件。
2、打開庫管理器?
3、新建庫：file--library
輸入庫名字 LIB
不建立工程文件，然后點擊ok
4、再建立一個LIB_layout，選擇第二個，建立工程文件。點擊ok。
5、選擇對應的庫。點擊ok。庫建立完成
?
二、畫原理圖（以與非門為例）
1、新建文件
2、設置文件名
3、開始畫原理圖。按“i”開始放置器件。
4、“browse”瀏覽，然后選擇“analoglib”模擬器件庫，在cell的搜索欄里搜索“pmos4”，選中“symbol”通用型，然后點“close”關閉頁面
5、設置元件參數，圖左為pmos4的參數，圖右為nmos4的參數。并放置相應的輸入輸出引腳、電源等。
6、按照原理圖連線。放置一個直流電源、兩個輸入信號源用于仿真。
7、檢查并保存。點擊如圖所示按鈕，檢查原理圖，如無誤則保存。若報錯則錯誤的地方會閃爍。修改完畢后，保存準備進行仿真。
三、仿真
1、打開如下菜單
2、點擊model libraries，打開后界面如下右。
3、刪除除第一個文件以外的所有文件，并注意參數：tt。點擊ok。
4、點擊如下菜單。設置時間為100ns，精度設置為中等精度。
5、點擊按鈕，運行仿真，并彈出報告。如無報錯，可繼續操作。
6、查看波形。選擇如下菜單。
彈出如下窗口。然后返回原理圖界面，點擊想要查看波形的點，查看波形即可。如圖則為A、B輸入與Y輸出的波形。
四、畫版圖
1、新建版圖文件。選中文件將要放置的庫，如圖新建文件
參數如圖設置，注意原理圖路徑選擇，然后點擊ok，然后彈出如下窗口，進入版圖編輯界面。
2、按“i”放置器件
選中如下選項。cell菜單可以進行搜索想要的器件。
然后設置參數，參數參考原理圖設計時設計的參數。
按照原理圖放置元件，其中選中元件，按“q”可以編輯元件屬性。
3、連線畫圖，按照原理圖畫線即可。按“p”即可畫線，畫好線后在屬性里，將線的圖層修改為“M1”金屬層。注：線需要拐直角時，畫兩根成直角的線在直角處交疊即可，但端頭不得超出。
4、添加標志，“l”添加標志，vdd與gnd設置為“vdd!”與“gnd!”，再設置輸入與輸出端口。圖層修改為“M1”金屬層。并確保標志的十字處于金屬層內。
5、因襯底默認為p型重參雜，所以pmos管與相應的vdd應置與N阱中。故添加一個NW圖層的方框。
6、因柵極不得暴露，所以應覆蓋柵極。
7、至此畫圖完畢
8、開始運行DRC檢查。檢查之前先建立檢查報告的文件夾方便保存查找。
①點擊Run DRC
②彈出窗口，設置配置文件，默認即可，點擊ok。
③選擇之前創建的放置檢查報告的文件夾。然后點擊運行DRC檢查。
④彈出檢查報告與檢查結果報告，然后點擊漏斗標志，選擇如圖的菜單，然后點擊Apply，即可查看錯誤。
如圖，百分數代表可以繼續壓縮的布局空間。DRC檢查完成。
9、運行LVS檢查，同樣建立保存報告的文件夾。
①打開LVS檢查菜單，設置配置文件，默認即可，點擊ok。
②選擇保存報告的路徑
③勾選輸出網表文件。然后點擊Run LVS，開始運行LVS檢查。
④選擇對應原理圖文件，然后點擊ok。
⑤運行檢查，彈出檢查報告。發現報告了如下錯誤：Discrepancy #1，該錯誤是網表文件錯誤。修改網表文件與我們畫的圖中的參數相匹配即可。
，
⑥修改網表文件，在之前建立的保存報告的文件夾路徑下，找到 “ ‘版圖文件名’.src.net ” 的文件，并打開。
⑦修改網表文件，參數修改為如下，與原理圖一致。
⑧然后取消網表文件輸出
⑨重新運行LVS檢查，出現笑臉，檢查無誤。最后保存退出。
?
?
?
?
?
?
總結
- 上一篇： 版图设计的基本要求
- 下一篇： 究竟什么是HCIE？