datasheet：https://www.xilinx.com/support/documentation/ip_documentation/clk_wiz/v4_2/pg065-clk-wiz.pdf

這個(gè)時(shí)鐘模塊的功能主要有：

主要的功能有：

①可以設(shè)置兩個(gè)輸入時(shí)鐘，最多7個(gè)時(shí)鐘輸出。

⑤可以支持不同相位和占空比的需求。

⑥支持?jǐn)U頻技術(shù)。

如何使用？

首先在在第一個(gè)工程的基礎(chǔ)上，我們添加一個(gè)Clocking Wizard的IP核。右鍵點(diǎn)擊New Source，彈出如圖所示的Wizard中，選擇source type為IP(CORE Generator & Architecture Wizard)，File name輸入clk，然后點(diǎn)擊Next。

然后進(jìn)入選擇，這個(gè)時(shí)鐘模塊可以進(jìn)行選擇：

如圖所示，Page1中可以選擇各個(gè)功能，是否需要相移以及擴(kuò)頻。本文主要使用了第一個(gè)功能，倍頻。

各個(gè)功能如下圖所示：

設(shè)置為不同頻率時(shí)鐘輸出，如下圖所示：

分別是分頻和倍頻，以下為testbench：

`timescale 1ns / 1ps

// Company:

// Engineer:

//

// Create Date: 10:58:16 08/23/2017

// Design Name: clk

// Module Name: G:/SIFT/SIFT/git_1/hist/tb_clk_1.v

// Project Name: hist

// Target Device:

// Tool versions:

// Description:

//

// Verilog Test Fixture created by ISE for module: clk

//

// Dependencies:

//

// Revision:

// Revision 0.01 - File Created

// Additional Comments:

//

module tb_clk_1;

// Inputs

reg CLK_IN1;

reg RESET;

// Outputs

wire CLK_OUT1;

wire CLK_OUT2;

wire CLK_OUT3;

wire CLK_OUT4;

wire CLK_OUT5;

wire LOCKED;

// Instantiate the Unit Under Test (UUT)

clk uut (

.CLK_IN1(CLK_IN1),

.CLK_OUT1(CLK_OUT1),

.CLK_OUT2(CLK_OUT2),

.CLK_OUT3(CLK_OUT3),

.CLK_OUT4(CLK_OUT4),

.CLK_OUT5(CLK_OUT5),

.RESET(RESET),

.LOCKED(LOCKED)

);

initial begin

// Initialize Inputs

CLK_IN1 = 0;

RESET = 0;

// Wait 100 ns for global reset to finish

//#100;

// Add stimulus here

end

initial begin

forever begin

#5 CLK_IN1 <= ~CLK_IN1;

end

end

endmodule

輸出為：

完成分頻和倍頻。其中l(wèi)ocked的輸出表示輸出時(shí)鐘信號(hào)穩(wěn)定可用。

The end.

referrence：http://www.eefocus.com/ilove314/blog/12-02/238051_b3c65.html

------------------------------------------------------------------------------------------------------------------

更新：在使用多個(gè)時(shí)鐘是會(huì)出現(xiàn)問(wèn)題：Port has illegal connections. This port is connected to an input buffe.

解決方法：

http://www.eetop.cn/blog/html/14/56214-20413.html

與50位技術(shù)專(zhuān)家面對(duì)面20年技術(shù)見(jiàn)證，附贈(zèng)技術(shù)全景圖

總結(jié)

以上是生活随笔為你收集整理的ise的时钟ip核_ISE的IP核clocking wizard使用和例化的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問(wèn)題。

如果覺(jué)得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。