FPGA教程目錄

MATLAB教程目錄

---------------------------------------------------------------------------------------

端口定義

模塊定義以關(guān)鍵字 module 開始，以關(guān)鍵字 endmodule 結(jié)束。在module中，對模塊的輸入和輸出進(jìn)行定義，包括模塊名，端口信號，端口聲明和可選的參數(shù)聲明等。

在Verilog中，端口的定義有三種類型， 輸入input，輸出output和雙向端口inout。input、inout 類型不能聲明為 reg 數(shù)據(jù)類型。output 可以聲明為 wire 或 reg 數(shù)據(jù)類型。

具體定義舉例如下：

方法1：

module count( input i_clk, input i_rst, output reg[9:0]o_dout );

方法2：

module count( i_clk, i_rst, o_dout ); input i_clk; input i_rst; output [9:0]o_dout; reg[9:0]o_dout;

       在方法1中，在module中，空格，然

總結(jié)

以上是生活随笔為你收集整理的9.Verilog端口定义以及模块例化和调用的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。