基础篇-verilog-按位与和逻辑与
生活随笔
收集整理的這篇文章主要介紹了
基础篇-verilog-按位与和逻辑与
小編覺(jué)得挺不錯(cuò)的,現(xiàn)在分享給大家,幫大家做個(gè)參考.
//邏輯與
wire c;
wire [3:0] a=4’b0101;
wire [3:0] b=4’b1110;
c=a && b;
//c=1
邏輯與&&表示的是交集,2個(gè)條件同時(shí)成立,結(jié)果才為真
wire [3:0] c;
wire [3:0] a=4’b0101;
wire [3:0] b=4’b0000;
c=a & b;
//c=4’b0000
按位與
wire [3:0] c;
wire [3:0] a=4’b0101;
wire [3:0] b=4’b0100;
wire c=a & b;
//c=0100
總結(jié)
以上是生活随笔為你收集整理的基础篇-verilog-按位与和逻辑与的全部?jī)?nèi)容,希望文章能夠幫你解決所遇到的問(wèn)題。
- 上一篇: 基础篇-verilog-实现循环左移右移
- 下一篇: 基础篇verilog-‘timescal