五月初，IBM宣布2nm工藝制程取得重大技術(shù)突破引發(fā)一番熱議，提醒業(yè)界5nm處理器已經(jīng)大規(guī)模市場化，芯片巨頭們也已進(jìn)入下一輪制程競賽：三星披露其即將推出的3nm工藝將基于下一代晶體管類型全柵極（GAA）FET，臺積電也計(jì)劃將FinFET擴(kuò)展到3nm，然后到2024年左右遷移到2nm的納米片F(xiàn)ET。

一直以來，芯片巨頭都將先進(jìn)制程作為競爭的目標(biāo)，一方面是將摩爾定律奉為圭臬，力爭做到功耗、性能和面積（PPA）的平衡，另一方面隨著節(jié)點(diǎn)命名規(guī)則的混淆，先進(jìn)制程逐漸演變?yōu)閺S商的營銷策略。但更先進(jìn)的制程長期以來代表著技術(shù)的領(lǐng)先性，以及更高的性能和更低的功耗，因此格外受到外界關(guān)注。

一般而言，新節(jié)點(diǎn)誕生的完整過程，需要經(jīng)過前期研發(fā)和后期工廠驗(yàn)證，在風(fēng)險(xiǎn)試產(chǎn)的過程中逐漸提升良率，達(dá)到一定標(biāo)準(zhǔn)后才能正式量產(chǎn)，進(jìn)入市場。

“通常而言良率要達(dá)到85%以上才能順利量產(chǎn)，低良率不僅意味著虧損，也代表劣質(zhì)低效，即便是最終被應(yīng)用了，也可能出現(xiàn)異常，會(huì)給使用者帶來不好的體驗(yàn)，所以良率是一個(gè)非常嚴(yán)肅的問題。”聚焦晶圓制造良率問題的中國企業(yè)眾壹云的創(chuàng)始人之一、戰(zhàn)略咨詢專家李海俊告訴雷鋒網(wǎng)。

不過，85%的良率并不是一個(gè)標(biāo)準(zhǔn)的參考線。半導(dǎo)體行業(yè)資深人士陳一（化名）向雷鋒表示，工廠一般有大致達(dá)標(biāo)的良率供參考，對于一定達(dá)到什么數(shù)值才能算真正進(jìn)入量產(chǎn)，每個(gè)公司認(rèn)定標(biāo)準(zhǔn)不同，除了良率，還要看良率的一致性。

專注幫助芯片設(shè)計(jì)公司以及晶圓制造廠改善良率的普迪飛半導(dǎo)體公司資深技術(shù)總監(jiān)王健也向雷鋒網(wǎng)(公眾號：雷鋒網(wǎng))表示，不同的公司、不同的產(chǎn)品與設(shè)計(jì)不盡相同，沒有放之四海而皆準(zhǔn)的統(tǒng)一標(biāo)準(zhǔn)。“一般而言，手機(jī)等消費(fèi)級產(chǎn)品量大，良率更高，汽車、航空等芯片產(chǎn)品其類制造流程中會(huì)做一些特定的改進(jìn)，復(fù)雜的制造流程加上更加嚴(yán)格的指標(biāo)和要求，導(dǎo)致其最終良率會(huì)比消費(fèi)類低，售價(jià)也相應(yīng)高一些。”王健補(bǔ)充到。

需要注意的是，雖然較低的芯片良率有可能會(huì)影響到最終的成品情況，但芯片良率與產(chǎn)品合格率有所區(qū)別。“芯片制造過程中會(huì)引入各種各樣的不確定因素，流程缺陷、環(huán)境中的顆粒物、工藝的波動(dòng)，最終生產(chǎn)出來的產(chǎn)品會(huì)有一些不確定性，最終的產(chǎn)品不滿足這些指標(biāo)就沒辦法正常交付，正常產(chǎn)品的占比就是良率。”王健說。

陳一對產(chǎn)品合格率加以解釋，“我所理解的產(chǎn)品合格率，是一個(gè)質(zhì)量概念，即賣出去的良品失效的比例，這是對封裝工廠的重要考核指標(biāo)，主要取決于工廠的技術(shù)和管理水平。”

也就是說，如果按芯片制造流程來分，芯片設(shè)計(jì)和制造決定良率，封裝測試決定產(chǎn)品最終的合格率。雷鋒網(wǎng)了解到，芯片總良率是wafer良率、Die良率和封測良率的總乘積，影響芯片良率的因素復(fù)雜多樣，一般而言設(shè)計(jì)越復(fù)雜、工藝步驟越多、制程偏移率越大，芯片良率越低，此外，環(huán)境污染也會(huì)對良率造成一定的影響。

對于芯片企業(yè)來說，芯片良率直接反應(yīng)了所投放的芯片里可出售比例，因此也直接影響芯片制造成本。“從評估整個(gè)成本的角度來講，良率是一個(gè)非常重要的指標(biāo)，直接來說，良率直接影響到最終的實(shí)際成本，良率越高，最終實(shí)際分?jǐn)偟矫恳活w正常芯片上的成本就越低。”王健說。

良率對芯片成本的影響，圖片源自伯克利大學(xué)論文

此前半導(dǎo)體材料廠商Entegris（應(yīng)特格）執(zhí)行副總裁及首席運(yùn)營官Todd Edlund曾在接受媒體采訪時(shí)表示，對于3D NAND晶圓廠而言，1%的良率提高可能意味著每年1.1億美元的凈利潤；而對于尖端的邏輯晶圓廠而言，1%的良率提升意味著1.5億美元的凈利潤。

之所以說提升芯片良率與制程開發(fā)同等重要，除了提升良率是芯片從實(shí)驗(yàn)室階段到量產(chǎn)的必經(jīng)之路以及芯片良率與整體成本密切相關(guān)之外，從經(jīng)濟(jì)角度上講，提升芯片良率可以視為摩爾定律的另一種延續(xù)。

摩爾定律最早由英特爾創(chuàng)始人之一戈登摩爾在1965年提出，集成電路上可容納的晶體管的數(shù)目每隔兩年便會(huì)增加一倍。之后在眾多專業(yè)人士的集思廣益下得以延伸，兩年縮短為18個(gè)月，晶體管數(shù)目的增加一倍也意味著微處理器性能提升一倍或價(jià)格下降一半。雖然一直以來被業(yè)界奉為圭臬，但追根到底，摩爾定律并非自然科學(xué)定律，而是摩爾的經(jīng)驗(yàn)之談，是集成電路領(lǐng)域的經(jīng)濟(jì)定律。

正在推動(dòng)摩爾定律向前發(fā)展的，實(shí)際上是用更低的成本做出更好的產(chǎn)品。摩爾定律發(fā)展至今，無論是技術(shù)上還是資本上都已經(jīng)舉步維艱，IBS的數(shù)據(jù)顯示，開發(fā)3nm芯片設(shè)計(jì)成本高達(dá)5.9億美元，5nm器件的成本達(dá)4.16億美元。因此衍生出超越摩爾定律（More than Moore），不再只局限于晶體管微縮，更優(yōu)化的電路設(shè)計(jì)、系統(tǒng)算法以及異構(gòu)集成都被納入其中。按照這一邏輯，在非最先進(jìn)制程上進(jìn)一步提升芯片良率也可以被視為摩爾定律的延伸。

2005年，ITRS首次引入“More than Moore”（MtM）和“More Moore”（MM），圖片源自IEEEE IRDS社區(qū)

王健告訴雷鋒網(wǎng)，傳統(tǒng)上業(yè)界習(xí)慣用PPA的方式去評估芯片設(shè)計(jì)上做出的一些決定，但大概在近20年左右的時(shí)間里，大家開始發(fā)現(xiàn)PPA無法非常全面地衡量芯片設(shè)計(jì)上一些決定以及最終對產(chǎn)品的影響，隨之加入了一些其他標(biāo)準(zhǔn)，包括成本（C）、產(chǎn)品導(dǎo)入市場的時(shí)間（T），以及產(chǎn)品的可靠性（R），這些標(biāo)準(zhǔn)與良率直接相關(guān)。

值得注意的是，將其視為摩爾定律延伸的前提是：芯片良率多少并不直接決定晶圓廠是否進(jìn)入到下一代工藝的研發(fā)。“新工藝的開發(fā)不是建立在前一工藝良率穩(wěn)定的基礎(chǔ)上，研發(fā)團(tuán)隊(duì)一直在挑戰(zhàn)制程極限，”陳一說到。這也就是為什么芯片大廠在公布技術(shù)路線圖時(shí)，往往出現(xiàn)同時(shí)研發(fā)多個(gè)工藝節(jié)點(diǎn)的情況。

如果進(jìn)一步比較提升芯片良率與研發(fā)下一代制程哪一種路徑性價(jià)比更高，李海俊認(rèn)為前者更加實(shí)際有效，“除了手機(jī)電腦芯片，大部分智能應(yīng)用場景所需的芯片可能連28nm的工藝都用不到，從性價(jià)比看根本不需要5nm以下的芯片，也就不需要花費(fèi)動(dòng)輒上億美金開發(fā)先進(jìn)制程，還有可能花了很多錢之后，做出來的概率依然很低，這是一個(gè)聽起來讓人絕望的怪路徑，所以提高芯片良率更為實(shí)際有效，目前大部分學(xué)者也贊同這一方向，認(rèn)為其符合內(nèi)循環(huán)的政策引導(dǎo)。”

既然研發(fā)先進(jìn)制程從經(jīng)濟(jì)上講怪路徑，為何芯片巨頭們還在咬牙堅(jiān)持，李海俊進(jìn)一步解釋，“站在產(chǎn)業(yè)鏈發(fā)展和國家利益來說，先進(jìn)制程研發(fā)的步伐一刻不能停，半導(dǎo)體是贏家通吃的局面，落后只有死路一條。這事關(guān)市場和地位爭奪、國家安全和民生安全，雖然是充滿挑戰(zhàn)的怪路徑，但催人振奮。”

如果將先進(jìn)制程的研發(fā)視為芯片巨頭們之間的競爭，那么提高芯片良率則可以視為芯片廠商的自我競賽，一方面是因?yàn)榱悸首鳛樾酒瑥S商的最高機(jī)密數(shù)據(jù)十分敏感，不會(huì)像公布工藝節(jié)點(diǎn)那樣公布自家真實(shí)良率情況，另一方面是影響良率的因素眾多，很難有一個(gè)準(zhǔn)確的數(shù)值與競爭對手進(jìn)行比較，而芯片廠商始終致力于能夠在短時(shí)間內(nèi)就向客戶交付安全正常的芯片，提升良率需要爭分奪秒。

“對芯片設(shè)計(jì)公司而言，如何更加高效地提升產(chǎn)品良率，如何把經(jīng)驗(yàn)傳承到下一代產(chǎn)品設(shè)計(jì)中去是需要思考的問題，對于芯片制造公司而言，如何更快地完成工藝研發(fā)使得能夠更早地引入客戶，以及如何幫助客戶更快地提升良率是需要思考的問題，”王健告訴雷鋒網(wǎng)。

隨著半導(dǎo)體行業(yè)逐漸發(fā)生變化，尤其是從IDM向Fabless、Foundry等經(jīng)營模式延伸，業(yè)界提升芯片良率所面臨的難題及措施都在相應(yīng)地發(fā)生改變。

“芯片的良率取決于兩個(gè)因素，一是產(chǎn)品對工藝的需求和工藝能夠滿足兩者之間的匹配度，而是產(chǎn)品工程師和產(chǎn)線工藝工程師的溝通是否到位。”陳一說到。

也就是說，作為芯片公司的自我較量，芯片良率需要芯片設(shè)計(jì)公司和芯片制造公司的緊密配合和有效溝通才能得以最終保障。這一溝通與配合在IDM時(shí)代實(shí)現(xiàn)更容易，在Fabless、Foundry盛行的今天卻面臨一些難題。

尤其是在工藝研發(fā)階段，芯片公司無法窮盡所有版圖圖形組合做完整的評估，而在設(shè)計(jì)公司提交的設(shè)計(jì)中，某些特定的圖形組合將觸發(fā)特定的問題，這需要用借用第三方大數(shù)據(jù)平臺分析。

也正因如此，在半導(dǎo)體產(chǎn)業(yè)近10年至20年的發(fā)展過程中，逐漸誕生了類似普迪飛、眾壹云等幫助芯片設(shè)計(jì)公司和芯片制造公司更加高效合作以提升芯片良率的公司，作為產(chǎn)業(yè)鏈中一個(gè)新環(huán)節(jié)出現(xiàn)，為半導(dǎo)體公司提供大數(shù)據(jù)分析平臺，或提供面向缺陷和良率管理的套件組合。

在幫助芯片廠商改善良率的過程中，這一“新環(huán)節(jié)”上的公司前期主要關(guān)注整個(gè)良率的評估，將良率水平的差距分解到具體的工藝或設(shè)計(jì)上，同設(shè)計(jì)廠或制造廠共同合作在短時(shí)間內(nèi)改善良率，當(dāng)良率達(dá)到理想水平后，便將注意力更多地放在維持量產(chǎn)監(jiān)控以及預(yù)防上。

提升良率，作為芯片廠商的一場自我較量，雖然很難以具體的數(shù)值占比來評估其重要性，但它貫穿產(chǎn)業(yè)鏈的上下游，貫穿一顆芯片的生命周期，業(yè)界普遍將其視為芯片制造的終極挑戰(zhàn)，是芯片廠商自始至終都需要面臨的問題。

“芯片良率問題，直接對應(yīng)的是工藝、設(shè)備、材料的問題，在這之后是管理的問題、商業(yè)模式的問題，人才的問題、開放式創(chuàng)新的問題。”李海俊說到。

總結(jié)

以上是生活随笔為你收集整理的芯片巨头进入3nm竞赛：良率与制程到底谁更重要？的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。