本篇文章為本人學(xué)習(xí)Xilinx的Vivado HLS教程記錄的學(xué)習(xí)筆記，僅供學(xué)習(xí)參考。

Vivado HLS官方視頻教程：

優(yōu)酷視頻?v.youku.com

目錄：

Vivado HLS課程簡(jiǎn)介

FPGA與CPU、GPU、DSP的區(qū)別

FPGA的優(yōu)勢(shì)

Xilinx FPGA架構(gòu):邏輯單元、算術(shù)邏輯單元、存儲(chǔ)單元

使用C/C++ 來(lái)開(kāi)發(fā)FPGA時(shí)需要關(guān)注的方面

---

1.Orientation and Overview of this Course（課程簡(jiǎn)介）:

設(shè)計(jì)流程、代碼風(fēng)格、for循環(huán)和數(shù)組的優(yōu)化方法、輸入輸出端口的實(shí)現(xiàn)方式

2.FPGA架構(gòu)（軟件工程師的角度）：

2.1 FPGA與CPU、GPU、DSP的區(qū)別

• FPGA是硬件可編程，其他芯片為軟件可編程。
• FPGA具有豐富的硬件計(jì)算單元(大量乘法器)以及分布式并行內(nèi)存，其他芯片只有非常有限的計(jì)算資源，比如CPU只有幾個(gè)高性能ALU，另外其他芯片一般使用一個(gè)共享內(nèi)存，在任何是有只能進(jìn)行一次的讀或者寫(xiě)操作。
• FPGA靈活的硬件資源導(dǎo)致所使用的HDL語(yǔ)言抽象級(jí)別非常低，為RTL級(jí)，而其他芯片的編程語(yǔ)言都是在算法級(jí)或者系統(tǒng)級(jí)。
• CPU適用于調(diào)度和管理的場(chǎng)景，比如文件管理，人機(jī)交互。
• DSP適合數(shù)據(jù)處理，尤其是遞歸調(diào)用
• GPU適合大容量數(shù)據(jù)流處理

來(lái)自 <https://blog.csdn.net/wangwenqing2018/article/details/77824785>

2.2 FPGA的優(yōu)勢(shì)

2.3 Xilinx FPGA架構(gòu)（軟件工程師角度）

邏輯單元、存儲(chǔ)單元、算術(shù)邏輯單元

（1）邏輯單元：LUT查找表、MUX數(shù)據(jù)選擇器、carry chain進(jìn)位鏈

• LUT實(shí)現(xiàn)邏輯函數(shù)發(fā)生器：通過(guò)真值表的方式實(shí)現(xiàn)
• 加法運(yùn)算也屬于邏輯運(yùn)算（異或、與等）：可用LUT或DSP48實(shí)現(xiàn)

（2）ALU算術(shù)邏輯單元：DSP48

可實(shí)現(xiàn)加法、乘法、累加等，可應(yīng)用于數(shù)字濾波、FFT等

（3）存儲(chǔ)單元：

• Block RAM（塊隨機(jī)存儲(chǔ)器、2個(gè)18Kb的內(nèi)存組成)
• 分布式RAM（LUT in SLICEM）
• 可多功能配置模式：單端/雙端、ROM/RAM、FIFO
• C/C+數(shù)組會(huì)映射到RAM

軟件工程師關(guān)注：功能、操作與單元的對(duì)應(yīng)關(guān)系、算法模型的資源利用率（綜合報(bào)告有）、優(yōu)化方法

3.使用C/C++ 來(lái)開(kāi)發(fā)FPGA時(shí)需要關(guān)注的方面：

• 算法的不同部分的功能
• FPGA底層單元的操作
• 算法不同部分同F(xiàn)PGA底層單元的映射關(guān)系
• 算法的FGPA資源使用率

總結(jié)

以上是生活随笔為你收集整理的3级调度 fpga_Vivado HLS学习笔记——1.了解FPGA架构的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問(wèn)題。

如果覺(jué)得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。