當(dāng)前位置：首頁(yè) > 编程资源 > 编程问答 >内容正文

编程问答

【转载】MOS开关（verilog）

發(fā)布時(shí)間：2023/12/10 编程问答 21 豆豆

生活随笔收集整理的這篇文章主要介紹了【转载】MOS开关（verilog）小編覺(jué)得挺不錯(cuò)的,現(xiàn)在分享給大家,幫大家做個(gè)參考.

MOS開(kāi)關(guān)

一. MOS開(kāi)關(guān)

1. NMOS 源極(d)接Gnd

一般情況下，可認(rèn)為晶體管受柵極(g)電平V_G的控制(control).

1). V_G=H，源極(s)與漏極(d)接通;

2). V_G=L，源極(s)與漏極(d)斷開(kāi).

源極(s)與漏極(d)接通, 則漏極(d)被下拉到Gnd.

2. PMOS 源極(d)接V_DD

1). V_G=H，源極(s)與漏極(d)斷開(kāi);

2). V_G=L，源極(s)與漏極(d)導(dǎo)通.

源極(s)與漏極(d)接通, 則漏極(d)被上拉到V_DD.

3. CMOS

CMOS電路中包括NMOS所組成的部分為下拉網(wǎng)絡(luò)(pull-down network, PDN), PMOS所組成的部分為上拉網(wǎng)絡(luò)(pull-up network, PUN).

優(yōu)點(diǎn):無(wú)論輸入電平是高電平還是低電平, 電路中都沒(méi)有電流通過(guò), 即CMOS電路在靜態(tài)下沒(méi)有功耗.

?舉例:CMOS反相器

其中PMOS為上拉器件, 導(dǎo)通即把輸入上拉至V_DD; NMOS為下拉器件, 導(dǎo)通即把輸入下拉至Gnd.

二. Verilog描述

在Verilog中, 關(guān)鍵字nmos和pmos用作定義兩種類型的MOS開(kāi)關(guān).

1. 實(shí)例化

nmos n1(output, input, control); // 實(shí)例化(調(diào)用)一個(gè)NMOS開(kāi)關(guān)

pmos p1(output, input, control); // 實(shí)例化(調(diào)用)一個(gè)PMOS開(kāi)關(guān)

2. 舉例: CMOS反相器

module invertor(out, in);

? output out;

? input? in;

? supply1 Vdd; // 定義電源

? supply0 Gnd; // 定義地

? pmos (out, Vdd, in);

? nmos (out, Gnd, in);

endmodule

文章來(lái)源：http://www.cnblogs.com/adamite/archive/2008/11/28/1342969.html

轉(zhuǎn)載于:https://www.cnblogs.com/jiansiming/articles/2260855.html

以上是生活随笔為你收集整理的【转载】MOS开关（verilog）的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問(wèn)題。

如果覺(jué)得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。