@TOC DSM 調制器simulink仿真分析

一.背景介紹

在射頻電路中常常用到分頻器，其中可編程分頻器應用廣泛，可以產生多種分頻比。

本文用到的參考文獻及simulink工程文件，點擊此處下載

1.1整數分頻

1.1.1雙模分頻器和計數器實現多模分頻器

圖1 雙模分頻器與計數器實現多模分頻器 如圖所示，

a) 首先進行初始化，兩個計數器分別載入初值J 和K，設定N/N+1雙模分頻器的模數控制字Cw 為低電平0，控制雙模分頻器實現N+1分頻，否則雙模分頻器實現N分頻。計數器開始倒計數。

b) 計數器采用減法計數方式，每個時鐘上升沿到來，兩個計數器自減一，因為吞咽計數器初值K小于脈沖計數器初值J，所以吞咽計數器首先減為0 值。

c) 吞咽計數器到達0 值以后，控制模數控制信號Cw 跳變為1，N/N+1雙模分頻器開始進行N 分頻，在此期間脈沖計數器一直進行減一計數，直到變為0 值。

d) 在脈沖計數器減到0 值后，產生一個復位信號Rst，模數控制字Cw再次跳變為低電平0。這樣便完成了一個周期的工作過程,重新置入初值。

e) 重復上述步驟。

綜上所述：總的分頻比為

一幫情況下，N是定值，通過修改K和J的值實現不同的分頻比。缺點 1.分頻比最小值為1，即頻率最小步進值為參考頻率Fclk。在某些應用中，較低的參考時鐘頻率會限制系統性能。 2.針對與不同的系統要求，需要重新設計雙模分頻器以及計數器，而且多位的計數器硬件消耗較大。

1.1.2 23分頻單元實現多模分頻器

另外一種 采用2/3單元組合構成多模分頻器。

圖二2/3單元構成的多模整數分頻器 此處不做仔細講解，總得分頻比:

該結構的不足就是分頻范圍受限，最小分頻值是

，最大分頻比為 。

缺點 1.最小分頻比受限，有相關論文解決此問題。 2.隨著2/3分頻單元的增加，功耗增大。 優點 1.相比于雙模分頻器構成的多模分頻器，其結構簡單，容易擴展，每個分頻單元的結構完全相同，方便后端設計。

1.2小數分頻原理及缺點

1.2.1 小數分頻基本原理

小數分頻主要思想是一段時間范圍內的平均分頻比，仍然通過基本的整數分頻實現，通過控制雙?；蚨嗄７诸l器（注意可以是多模分頻器）不斷改變分頻比。瞬時分頻比是不斷變化的，在一段時間范圍內看，平均分頻比是小數 比如： 電路中需要實現一個100.1的小數分頻，便可以控制一個100 /101雙模分頻器進行9次100分頻，再進行1 次101分頻，這樣得到的平均分頻值就是：

上式中N：分頻比的整數部分，F：分頻比的小數部分#

1.2.2小數雜散

小數雜散的本質： 雙模或多模分頻器的分頻比不是完全的隨機，瞬時分頻比不斷變化，存在有一定的周期性，因此VCO產生的信號分頻之后經過鑒頻鑒相器（PFD）和低通濾波器（LPF）之后會產生一定周期性的脈沖信號對電荷泵充放電。在頻域上會體現在固定頻偏處的噪聲信號較大。

小數雜散示意圖

根據小數雜散的原理已知：消除小數雜散的方法可以通過將分頻比更加隨機化將噪聲信號隨機化，使得噪聲信號沒有固定的頻率，相當于白噪聲（以下dsm調制器的基礎是白噪聲）。

二.Sigma-Delta調制器基本原理

本文用到的參考文獻及simulink工程文件，點擊此處下載

2.1背景介紹

整個

調制器基于過采樣和噪聲整型技術，過采樣使得噪聲總功率雖然不變但是分布在信號頻帶中的噪聲明顯減少，信噪比得以提高。噪聲整型技術進一步壓縮帶內噪聲，將噪聲推向高頻，通過低通濾波器濾除帶外噪聲。

2.2 過采樣技術（參考時鐘）

過采樣技術的前提假設： 1.量化量化噪聲的概率密度為勻概率密度

2.量化噪聲的功率譜密度為白噪聲

以上兩個假設的成立的前提是分頻比隨機化，分頻比不能有固定的頻率，只有當分頻比隨機化之后，小數雜散不會固定頻率點，量化噪聲的概率密度和功率譜密度才能如圖所示，為一個常數。

學習i到此處產生了幾個疑問。

問題一： 什么是量化噪聲？此處的量化噪聲與ADC中的量化噪聲有何區別

1.ADC中的量化噪聲： 模數轉化的過程涉及到采樣、量化和編碼，這不可避免的就會引入量化誤差，量化過程需要根據量化單位（表示為

）的大小對每個模擬信號的采樣值進行分級，每一級的大小只能是量化單位的整數倍，而模擬信號一定存在不能被?整除的，所以產生了量化誤差。

2.

調制器中的量化噪聲： 假設小數分頻比為N.F，將調制器看作一個黑匣子，輸入N.F，經過調制器后輸出控制信號為Control信號（control不一定只有0,1）。進而控制雙模/多模分頻器分頻。由1.2.1節分析可知，輸入分頻比N.F和實際瞬時分頻比存在誤差，這也是量化誤差一種。 量化誤差并不是ADC中特有的概念，在數字量——>數字量，模擬量——>模擬量，數字量——>模擬量，模擬量——>數字量中，凡是存在數據的轉換過程，都可以稱之為量化。量化過程的本質是A——>B的一種轉換。

問題二： DSM調制器中哪里應用了過采樣的原理？

過采樣的本質是用遠高于奈奎斯特采樣速率采樣速率去實現A-B的轉換過程。DSM調制器一般用高速時鐘如F=26MHz。DSM中用到了累加器，移位器等等（ 先當作已知信息，后面章節會詳細分析 ），都是時鐘驅動電路。而調制器的輸出（分頻比控制信號）相比于時鐘信號，其變化速度較慢。此時就產生了高速時鐘Fclk對分頻比控制信號過采樣。 實際上，過采樣的原理隱含在了廣義的量化過程中，沒有向下面2.3節中噪聲整型體現的明顯。DSM調制器的設計分析過程主要體現噪聲整型，過采樣隱含其中。

2.3 噪聲整型（）

噪聲整形的原理就是運用反饋把位于信號帶寬內的噪聲不斷的壓縮，目的就是把它被推到信號頻帶以外，因為信號頻帶外的噪聲便能夠通過環路中的低通濾波器濾除掉。

整形結果如下圖

噪聲整形的結果是在噪聲功率不變的情況下，改變噪聲的功率譜形狀，將大部分噪聲推向高頻，進而通過低通濾波器濾掉高頻噪聲，提高信號帶寬內的信噪比。

三.

調制器設計及仿真

根據以上分析，瞬時分頻比更加隨機化保證量化噪聲更近似于白噪聲，白噪聲的概率密度和功率譜密度形狀是過采樣和噪聲整形的基礎，利用過采樣和噪聲整形可以減小帶內量化噪聲，下面的重點在于 1.如何構造噪聲整形的傳遞函數 2.如何使瞬時分頻比更加隨機化。 ## 3.1一階調制器設計及仿真 ### 3.1.1 一階調制器原理 如圖 所示為一階SDM 的結構框圖，可以看到它由一個Delta 調制器，一個積分器以及一個量化器組成，積分器在離散系統用延遲求和表示，所以該種結構的調制器便被稱作Sigma-Delta 調制器。下圖它的Z域的結構框圖。

圖3.1一階SDM調制器結構

圖3.2一階SDM調制器Z域模型 根據圖3.2可到SDM調制器的傳遞函數：

由上式可以看出，圖3.2的調制器線性模型滿足2.3節噪聲整型的分析，對于信號X[z]是全通，對于量化噪聲是高通濾波。滿足噪聲整形對傳遞函數的要求。

針對圖3.2重新寫寫傳遞函數


圖3.3 根據式3.2得DSM調制器框圖

圖3.3也對應于累加器的z域模型，下面分析累加器z域模型域DSM 調制器的關系

圖3.4基于累加器的模型 如圖3.4所示：輸入m位的X[n]，累加求和m+1位的結果S[n]，其中求和結果的最高位當作進位輸出C[n]。 量化誤差量化誤差

。e[n]的負值等于剩余的m位不帶進位的和項。誤差經過m位寄存器延時后返回累加器，在下一個時鐘再累加。這里的量化誤差相當于將m+1位的求和結果S[n]量化為1位輸出C[n]。可以用下圖表示

下滿用simulink進行建模仿真分析

3.1.2 一階調制器仿真

假設累加器的位寬為k 位，輸入為常數K，則累加器的模數為

，每經過一個時鐘周期累加器的值增大K，當累加的值超過 時，則產生一個進位輸出信號C。 搭建累加器模型時，用一個常數設置累加器的最大值，當累加的結果大于等于這個最大值時，產生一個進位輸出。同時累加的結果與累加最大值送入取余函數模塊進行操作，當累加的結果沒有大于設定的累加器最大值時，取余操作后的輸出就是本次累加的結果，延時一個單位時間后再輸入到加法器進行累加。當累加的結果大于累加器最大值時，取余操作相當于在累計結果中去掉了最大值部分。

圖3.5一階調制器simulink仿真圖

其中累加器最大值設為

,輸入常數為6291456，相當于輸入小數分頻比0.375。

從上表可以看出，當輸入為0.375 時，在8 個周期內有三次進位溢出信號，3/8=0.375，正好就是小數累加器的輸入，也具有明顯的周期性。 查看仿真結果如下：

左圖是余數輸出（量化誤差），右圖是進位輸出。 由圖可以治，進位輸出具有明顯的周期性，如果用來控制瞬時分頻比，會有明顯的小數雜散。 下面研究.如何使瞬時分頻比更加隨機化。

本文用到的參考文獻及simulink工程文件，點擊此處下載

3.2MASH1-1-1設計及仿真

MASH1-1-1作用有以下兩個：

1.瞬時分頻比更加隨機化，也可以認為是周期更大。當趨向于無窮大時，即為非周期信號。 2.多級Sigma-Delta 調制器，噪聲整形傳遞函數效果更好。

3.2.1 MASH1-1-1 原理

其中一階調制器結構如下圖所示：

下面分析本節開頭提出的MASH1-1-1的兩個作用： 1.由上式可以知道，MASH1-1-1 結構的輸出等于輸入與最后一級的量化誤差的和，并且最后一級的量化誤差是經過高階整形的。這說明前面幾級的噪聲都被消除掉，只剩下最后一級的量化誤差影響輸出結果。最后一級誤差傳遞函數為3次方，低頻帶內噪聲壓縮更小，整形效果更好。而且，噪聲經過三級壓縮之后，本身的e3就很小。 2.由式3-30經過z域反變化可知：

C1 C2 C3是每級單階調制器的輸出，0或者1。因此最終輸出Y[n]共有8中可能性，4,3,2,1，0，-1，-2，-3，雖然也有周期性，但相比于一階調制器只有0或1的輸出，輸出結果的可能性更多，隨機性更好。

### 3.2.2 MASH1-1-1 仿真

最終OUT輸出，可以看到OUT覆蓋了4到-3范圍，將其輸入到多模分頻器中，獲得的瞬時分頻比更加隨機。理論上階數更高隨機性更好，但三階的MASH1-1-1實際中已經夠用。 本文用到的參考文獻及simulink工程文件，點擊此處下載

總結

以上是生活随笔為你收集整理的信号调制疑问_DSM 调制器simulink仿真分析的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。