IC設計中時鐘偏斜對延時的影響

1. 什么是時鐘偏斜

芯片實際工作中，時鐘并不是同時到達各個時序元件，在到達時間上又某種不確定性，因而可能減少用于計算的時間。
如下圖所示：圖中加粗clk線表示時鐘可能最遲到達的時間。斜陰影線(hashed line)表示由于時鐘偏斜，時鐘可能提早達到的時間范圍。

2.時鐘偏斜對延時的影響

在以觸發器為基礎的系統中對于最大延時約束，最壞情形發生在發送觸發器接收的是最遲到達的時鐘(上升沿)，而接收觸發器接收到的是最早到達的下一個時鐘(上升沿)。在這種情形中，時鐘偏斜將作為時序開銷從可以用于計算的時間中減去。對于最小延時約束，最壞情形發生在發送觸發器接收到的是早到達的時鐘(上升沿)，而接收觸發器接收的是遲到達的時鐘，在這種情形中，時鐘偏斜實際上相當于增加了系統的保持時間。如上圖所示：

總結

以上是生活随笔為你收集整理的IC设计中时钟偏斜对延时的影响的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。