灰度圖像采集顯示

在FPGA內(nèi)部，采集到的視頻數(shù)據(jù)線通過一個FIFO，將原本與25MHZ時鐘同步的數(shù)據(jù)流轉(zhuǎn)換到FPGA內(nèi)部50MHZ的時鐘。接著將這個數(shù)據(jù)再送入寫DDR3緩存的異步FIFO中，這個FIFO中的數(shù)據(jù)一旦達(dá)到一定數(shù)量，就會被寫入DDR3中。于此同時，使用另一異步FIFO緩存從DDR3讀出的圖像數(shù)據(jù)；LCD驅(qū)動模塊不斷地發(fā)出讀圖像數(shù)據(jù)請求給到這個FIFO，從中讀取圖像數(shù)據(jù)并送給VGA顯示器進(jìn)行實時圖像的顯示。

視頻流采集設(shè)計

在傳感器上電并且輸入時鐘信號后，同步信號和數(shù)據(jù)總線便開始配合輸出視頻數(shù)據(jù)流。上圖是傳感器輸出VGA(752x480像素)并行數(shù)據(jù)視頻流協(xié)議的時序波形。場同步信號FRAME_VALID的每一個高脈沖表示新的一場圖像(或者說是新的一幀圖像)正在傳輸；行同步信號LINE_VALID為高電平時，表示目前的數(shù)據(jù)總線DOUT[9:0] (實際只是用高8位)上的數(shù)據(jù)是有效的的視頻流。FRAME_VALID拉高后開始，在LINE_VALID為高電平期間依次傳輸?shù)氖堑谝恍?、第二行、第三行、。。。。、第四百八十行數(shù)據(jù)，每一行包含了752像素的灰

總結(jié)

以上是生活随笔為你收集整理的灰度图像采集显示的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。