一些需要知道的英文縮寫

• IS
• ISA
• MIPS
• CISC 復(fù)雜指令集
• RISC 精簡指令集
• VLSI 超大規(guī)模集成電路
• VLIW 超長指令架構(gòu)

---

IS

能夠使CPU理解的完整的指令集合
指令可以用：機(jī)器碼（二進(jìn)制）、匯編程序
指令：

• 操作碼：要執(zhí)行什么指令

  • 數(shù)據(jù)處理
  • 數(shù)據(jù)存儲 store
  • 數(shù)據(jù)移動
  • 程序控制

• 操作數(shù)：數(shù)據(jù)和所在地址
  類型：

  • 立即操作數(shù): mov ax,2000h
    注：立即操作數(shù)只能作為源操作數(shù)，不能作為目的操作數(shù)
  • 寄存器操作數(shù)：運算數(shù)據(jù)存放在寄存器中
    mov ax,bx
  • 存儲器操作數(shù)：運算數(shù)據(jù)存放在存儲器中
    [ ]里放操作數(shù)在內(nèi)存中的偏移地址，mov ax,[2000h]
    

• 當(dāng)一條指令執(zhí)行完，如何跳轉(zhuǎn)到下一條指令
  CS:IP 兩個寄存器指示了 CPU 當(dāng)前將要讀取的指令的地址，其中 CS 為代碼段寄存器，而 IP 為指令指針寄存器

ISA

軟件子系統(tǒng)和硬件子系統(tǒng)的界面
一組直接由硬件執(zhí)行的指令
特性：

• 向后兼容
• 成本低

指令要完成哪種操作，復(fù)雜性怎么樣
數(shù)據(jù)的類型有哪些
指令的格式—操作碼，如何編碼

MIPS

CISC 復(fù)雜指令集

增強(qiáng)指令功能，用一條指令代替一串指令

問題：28定律：只有20%的指令占據(jù)80%的處理時間，其余80%的指令占20%
簡化軟件，硬件復(fù)雜

RISC 精簡指令集

只保留功能簡單的指令，功能較為復(fù)雜的指令用子程序來實現(xiàn)
適應(yīng)VLSI的工藝要求，簡單指令不需要微程序，直接硬布朗線連接

推薦文章：為什么CISC不用硬布線，而RISC不用微程序控制呢？

促進(jìn)了MIPS的誕生
關(guān)鍵操作：流水線
特征：指令長度相同，簡單統(tǒng)一格式的指令譯碼；CF：
CISC（復(fù)雜指令集）指令周期不同；
CISC需要較多的定址模式；
RISC需要ROM空間相對較大；
CISC的一條指令RISC要一串指令才能實現(xiàn)，但是RISC比CISC速度要快

思想：減少CPI
Q：為什么RISC要比CISC塊？
TIME= CPI* T * CI
T: RISC 采用硬布線，快
CI:RISC比CISC長30%左右
CPI： CISC是RISC的4-6倍
為什么會減少CPI?
硬件：硬布線控制邏輯；減少尋址方式；使用固定格式；采用load/store結(jié)構(gòu)；指令執(zhí)行設(shè)置流水線
軟件：強(qiáng)調(diào)優(yōu)化編譯的作用

注：load/store
在RISC-V指令集的體系中，只有兩個指令可以訪問存儲器，就是load和store指令
Load/Store指令用于寄存器和內(nèi)存間數(shù)據(jù)的傳送。
Load 用于把內(nèi)存中的數(shù)據(jù)裝載到寄存器中。
Store用于把寄存器中的數(shù)據(jù)存入內(nèi)存。
CPU并不會對內(nèi)存中的數(shù)據(jù)進(jìn)行操作，所有的計算都要求在寄存器中完成。而寄存器和內(nèi)存的通信則由單獨的指令來完成。而在CSIC中，CPU是可以直接對內(nèi)存進(jìn)行操作的，這也是一個比較特別的地方。

VLSI 超大規(guī)模集成電路

工藝要求規(guī)整性

VLIW 超長指令架構(gòu)

The term VLIW refers to the size of each instruction that is carried out by a processor. This instruction is “very long” in comparison to the instruction word size utilized by most current mainstream (superscalar) processors.

VLIW是一條指令來實現(xiàn)多個操作的并行執(zhí)行，之所以放到一條指令是為了減少內(nèi)存訪問。通常一條指令多達(dá)上百位，有若干操作數(shù)，每條指令可以做不同的幾種運算。那些指令可以并行執(zhí)行是由編譯器來選擇的。通常VLIW機(jī)只有一個控制器，每個周期啟動一條長指令，長指令被分為幾個字段，每個字段控制相應(yīng)的部件。由于編譯器需要考慮數(shù)據(jù)相關(guān)性，避免沖突，并且盡可能利用并行，完成指令調(diào)度，所以硬件結(jié)構(gòu)較簡單。

1、 VLIW簡介

VLIW體系結(jié)構(gòu)采用多個獨立的功能部件，每一個指令周期在沒有相關(guān)存在并符合硬件條件的情況下可以同時流出多條指令，可同時流出的操作類型與數(shù)目是確定的，所以指令調(diào)度是由編譯器靜態(tài)調(diào)度完成（在其它方法中均由硬件實現(xiàn)的）以減少硬件開銷，因此指令可同時流出的最大數(shù)目越大，超長指令字的性能優(yōu)勢就越明顯。但是，只要是并行處理，就一定會受到更多相關(guān)性的限制。這種相關(guān)是有程序本身造成的，分為控制相關(guān)和數(shù)據(jù)相關(guān)兩種，指令在調(diào)度時，必須遵循它們之間的依賴關(guān)系，防止沖突發(fā)生。

2、VLIW的優(yōu)缺點

優(yōu)點：簡化了處理器的結(jié)構(gòu)，刪除了處理器內(nèi)部許多復(fù)雜的控制電路，這些電路通常是超標(biāo)量芯片（CISC和RISC）協(xié)調(diào)并行工作時必須使用的，VLIW的結(jié)構(gòu)簡單，也能夠使其芯片制造成本降低，價格低廉，能耗少，而且性能也要比超標(biāo)量芯片高得多。VLIW是簡化處理器的最新途徑，VLIW芯片無需超標(biāo)量芯片在運行時間協(xié)調(diào)并行執(zhí)行時所必須使用的許多復(fù)雜的控制電路。而是將許多這類負(fù)擔(dān)交給了編譯器去承擔(dān)。

缺點：基于VLIW指令集字的CPU芯片使得程式變得很大，需要更多的內(nèi)存。更重要的是編譯器必須更聰明，一個低劣的VLIW編譯器對性能造成的負(fù)面影響遠(yuǎn)比一個低劣的RISC或CISC編譯器造成的影響要大。目前基于這種指令架構(gòu)的微處理器主要有Intel的IA-64和AMD的x86-64兩種。

總結(jié)

以上是生活随笔為你收集整理的计算机体系结构----常见英文缩写（待更....）的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。