常用的一些Lower Power的策略:

1)Clock tree optimization and clock gating：在正常情況下clock信號會一直toggle at the maximum rate and capacitive loads, 所以當在block level引入

??????????????????????????????????????????????????????????????? clock gating 后，可以極大的減少動態功耗。

2)Operand Isolation：同樣，在數據通道(datapath)引入使能信號，在disable的時候，將數據通道的輸入force為一個constant，來減少動態功耗。

3)Multi-Vth：Vth主要與leakage有關，這種方式主要是需要multi-threshold library和synthesis tools的支持。

4)Multi Supply Voltage：在不同的block之間，根據性能的要求采用不同的voltages，因為I-switching?I-short_circuit?leakage都與VDD成正比，所以這個方式

??????????????????????????????????? 可以減少各個方面的功耗，但是這也是以speed為犧牲的，因為在同樣的PVT，lib的條件下，VDD越小，Propagation Delay越大。

5)Dynamic voltage and frequency scaling(DVFS)，adaptive voltage and frequency scaling(AVFS)。on the fly式的改變電壓與頻率，同樣可以減少

?????????????????????????????????? Switching Short-circuit leakage的功耗。兩者的區別在于AVFS中，需要在analog中加入path的temprature IR-drop的監控來實現

?????????????????????????????????? 閉環的控制。

6)Power Shutoff：也叫做Power gating。當功能不被需要是，關掉部分的blocks。

7)Memory splitting：在很多系統中，memory capacity一般都是以峰值應用來設計的，很多情況下可能不會都被使用，所以可以將memory分成多個section，

????????????????????????????? 來方便關掉一些memory section。

8)Substrate bias：襯底偏置，一種優化lib的方法。

?

總結

以上是生活随笔為你收集整理的Lower Power with CPF(三)的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。