推挽輸出

如上圖所示，在MOS管構(gòu)成的推挽輸出中，只有一個mos管會導(dǎo)通：當(dāng)PMOS管導(dǎo)通時，輸出為高電平，當(dāng)NMOS管導(dǎo)通時，輸出為低電平。
下圖則是三極管構(gòu)成的推挽輸出結(jié)構(gòu)：

當(dāng)輸出控制端為高電平時，NPN管導(dǎo)通，輸出為高電平；當(dāng)輸出控制端為低電平時，PNP管導(dǎo)通，輸出為低電平。
推挽輸出的優(yōu)點
1.輸出的高低電平和電源電壓基本沒有壓差。
2.高低電平的驅(qū)動能力強。
3.電平切換速度快。
缺點：不支持線與。
這里線與的意思為：兩個輸出端（包括兩個以上）直接互連就可以實現(xiàn)“AND”的邏輯功能。

如圖所示，如果直接將兩個推挽輸出的結(jié)構(gòu)進行線與，則當(dāng)上面的IO輸出為1，下面的輸出為0時，會形成圖中紅色箭頭所示的通路，由于MOS管導(dǎo)通時電阻很小，因此很有可能燒壞MOS管。鑒于這一點，工程師們就設(shè)計出了OC門和OD門。

OD門和OC門

OD門是Open Drain的縮寫，即漏極開路。我們看上圖所示的結(jié)構(gòu)，當(dāng)輸出控制為1時，NMOS管導(dǎo)通，輸出為低電平，而當(dāng)輸出控制為低電平時，NMOS管截止，輸出為高阻態(tài),也就是沒有輸出的能力。因此，我們會在輸出端上拉一個電阻，如下圖所示

此時，當(dāng)輸出控制為0時，雖然MOS管會截止，但上拉電阻所接的VDD可以提供電壓，并且當(dāng)負載的電阻遠大于上拉電阻時，輸出端會呈現(xiàn)高電平。
類似的，OC門的結(jié)構(gòu)如下圖所示：

開漏輸出的優(yōu)點及缺點，如下圖所示

下面是OD門實現(xiàn)線與功能的一個例子：

當(dāng)輸出IO1和IO2至少有一個為1時，至少有一個MOS管導(dǎo)通，輸出Vout為低電平，只有當(dāng)IO1和IO2都為低電平時，兩個MOS全部關(guān)斷，輸出才為高電平(VDD)，這就是OD門實現(xiàn)的線與功能。

總結(jié)

以上是生活随笔為你收集整理的【数字IC设计/FPGA】推挽输出和开漏输出的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。