下面是基于 FPGA 的數字搶答器設計，在quartusII下，modelsim下仿真，編程語言VHDL。   1、搶答器的工作原理 主持人宣布可以搶答后，在 20s 的定時時間內若有人按鍵搶答，則這個按鍵號碼會 被編碼，然后系統鎖存這個編碼并顯示輸出。由此分析，我們需要用到鑒別電路。搶答 的有效時間為 20s，系統需要在搶答開始、20s 內有選手搶答以及 20s 定時時間到這三 種情況下發出報警聲音，報警聲音響 300 毫秒后停止。由以上分析，系統要用到定時電 路來規定有效搶答時間，用報警器來發出報警。搶答器的原理圖如下圖所示。

 

從圖中分析可得，當主持人宣布開始搶答后，報警器發出報警，鑒別電路開始工作， 選手可以按鍵搶答。定時電路則開始從 20s 遞減，同時要顯示定時時間。如果有選手在 20s 的定時時間內搶答&#

總結

以上是生活随笔為你收集整理的基于 FPGA 的数字抢答器设计的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。