使用VHDL語(yǔ)言設(shè)計(jì)

在QuartusII下創(chuàng)建，也可在vivado,ISE下創(chuàng)建

總體設(shè)計(jì)方案

方案一：本設(shè)計(jì)所使用的16×16的點(diǎn)陣，EDA實(shí)驗(yàn)箱上有其接口電路，列選信號(hào)為SEL0，SEL1，SEL2,SEL3,經(jīng)4線16線譯碼器輸出16列，從左起為第一列，列選信號(hào)是由一個(gè)4位向量SEL[3..0]控制；行選信號(hào)為H0～H15,是由16個(gè)行信號(hào)組成的，每一行由一個(gè)單獨(dú)的位來(lái)控制，高電平有效。例如“0000”表示第0列，“0000000000000001”表示第一行的點(diǎn)亮。由于列是由一個(gè)向量決定，而每一時(shí)刻的值只能有一個(gè)固定的值，因而只能使某一列的若干個(gè)點(diǎn)亮，因此就決定了只能用逐列掃描的方法。例如要使第一列的2,4,6,8，行亮，則列為“0001”、行為“0000000010101010”就可以實(shí)現(xiàn)了。

方案二：VHDL程序設(shè)計(jì)的是硬件，他和編程語(yǔ)言的最大區(qū)別是它可以“并發(fā)執(zhí)行”。本設(shè)計(jì)可以將LED顯示屏要的顯示內(nèi)容抽象成一個(gè)二維數(shù)組（數(shù)組中的‘1’對(duì)映點(diǎn)陣顯示屏上面的亮點(diǎn)），用VHDL語(yǔ)言設(shè)

創(chuàng)作挑戰(zhàn)賽新人創(chuàng)作獎(jiǎng)勵(lì)來(lái)咯，堅(jiān)持創(chuàng)作打卡瓜分現(xiàn)金大獎(jiǎng)

總結(jié)

以上是生活随笔為你收集整理的基于FPGA的LED 16×16点阵汉字显示设计的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問(wèn)題。

如果覺(jué)得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。