實驗verilog語言對sobel邊緣檢測算法進行設計

實驗modelsim仿真工具進行仿真，程序和仿真截圖如下圖所示：

1、程序截圖：

2、仿真截圖：

module edge_judge ( clk, rstn, d0, d1, d2, d3,d4, d5, d6, d7, d8, d_out );

parameter     Threshold=120;

input         clk;
input         rstn;

input [7:0]   d0;
input [7:0]   d1;
input [7:0]   d2;
input [7:0]   d3;
input [7:0]   d4;
input [7:0]   d5;
input [7:0]  

總結

以上是生活随笔為你收集整理的Sobel边缘检测算法verilog实现及仿真的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。