在verilog中case可以綜合為多路選擇器，是常用的邏輯語句。

case中包括4種狀態：0，1，x 未定態, z高阻
case非常嚴格，必須匹配選項中的四個一模一樣的值才輸出；
casez不考慮z以外,z為0 or 1都可，匹配相同后輸出；
casex不考慮x和z，x,z為0 or 1都可，匹配相同后輸出。

論匹配嚴格程度case>casez>casex
在verilog一般使用case和casez，慎重使用casex。

總結

以上是生活随笔為你收集整理的LL-verilog语法：case用法的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。