視頻鏈接：https://v.youku.com/v_show/id_XNTkxNDg2MTEwNA==.html?x&sharefrom=android&sharekey=59e4c264c93de043603d938d05eb7fd10

題目：例2.5.1中2選1數(shù)據(jù)選擇器的仿真步驟

原理與目的：

原理：數(shù)據(jù)選擇是指經(jīng)過選擇，把多路數(shù)據(jù)中的某一路傳送到公共數(shù)據(jù)線上，實現(xiàn)數(shù)據(jù)選擇功能的邏輯電路稱為數(shù)據(jù)選擇器。它的作用相當(dāng)于多輸入的單刀多擲開關(guān)。

實驗?zāi)康?#xff1a;1.通過學(xué)習(xí)硬件編程語言，掌握一般時序邏輯分析的方法。

2.學(xué)會使用Verilog語言編寫實現(xiàn)任意序列檢測。

3.學(xué)會使用Verilog編寫測試文件testbech的方法并在Modelsim中實現(xiàn)時序仿真。

步驟:

1.在Windows資源管理器中,新建-個子目錄(例如,F:\Test._mux2tol)。

2.打開一個文本編輯器(例如,Notepad++),輸人設(shè)計塊和激勵塊源代碼，并將它們保存在新建的子目錄中,文件名分別為mux2lo1_ df.v 和lest _mux2lo1_ df.v, 如圖1(對應(yīng)教材中圖2.5.4)和圖2(對應(yīng)教材中圖2.5.6)所示。

3.打開ModelSim軟件,創(chuàng)建- - 個新的工程設(shè)計項目(Test. _mux21o1 .mpf) ,添加已經(jīng)存在的源文件( mux2to1. _df.v 和test_ .mux2to1. _df.v)。

4.在Projeet子窗口中,編譯所有的源文件。如果編譯成功,則代碼文件的Status欄顯示為綠色的“V”。如果編譯出錯,則會給出相關(guān)錯誤信息，修改代碼,然后再重新編譯,直到?jīng)]有編譯錯誤。

5.將設(shè)計載人仿真器,開始仿真。編譯成功之后,仿真器通過調(diào)用Verilog HDL的頂層模塊將設(shè)計載人到仿真器中,彈出與仿真相關(guān)的子窗口，且設(shè)置仿真時間從0時刻開始。

6.將需要觀察的信號添加到Wave 子窗口中。

7.執(zhí)行仿真命令,得到如圖3(對應(yīng)教材中圖2.5.7)所示的輸入、輸出波形;同時,還得到圖4(對應(yīng)教材中圖2.5.8)以文本方式顯示的仿真結(jié)果。可見,在0~20 ns期間,由于PS=0,所以輸出PY與輸人PD0相同;在20~40 ns期間,PS=1,故輸出PY與輸人PDI相同。表明該設(shè)計塊描述的邏輯功能是正確的。

8.結(jié)束仿真,退出ModelSim仿真器。

結(jié)果：

?

?

?

?

?

?

總結(jié)

以上是生活随笔為你收集整理的2.5Modelsim的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。