基本概念

• 數(shù)字電路分為組合邏輯電路和時(shí)序邏輯電路。
• 邏輯門電路的基本器件：電子開關(guān)（如二極管、三極管）— 時(shí)而導(dǎo)通，時(shí)而截止，構(gòu)成電子開關(guān)。
• SoC（System on Chip）片上系統(tǒng)：將電子系統(tǒng)中所有不同的功能塊集成在一個(gè)芯片中。
• ASIC（Application Specific Integrated Circuit）專用集成電路：根據(jù)用戶特定要求和電子系統(tǒng)的特定需要而設(shè)計(jì)制造的專用集成電路。
• ASIC芯片的制作可以采用全定制或半定制的方法：
  • 全定制：適用于生產(chǎn)批量的成熟產(chǎn)品，由半導(dǎo)體生產(chǎn)廠家制造；
  • 半定制：適用于生產(chǎn)批量小或研究試制階段的產(chǎn)品；
• 目前最為流行的半定制方法：
  • 復(fù)雜可編程邏輯器件（Complex Programmable Logic Device）CPLD
  • 現(xiàn)場(chǎng)可編程門陣列（Field Programmable Gate Array）FPGA
• 用戶通過軟件編程，將自己的設(shè)計(jì)的數(shù)字系統(tǒng)制作在廠家生產(chǎn)的CPLD或FPGA芯片上，便得到所需的系統(tǒng)級(jí)芯片。
• SoC芯片的設(shè)計(jì)方法進(jìn)一步分工細(xì)化，出現(xiàn)IP (Intellectual Property) 設(shè)計(jì)和SoC系統(tǒng)設(shè)計(jì)。
  • IP：內(nèi)核模塊，一種已經(jīng)過驗(yàn)證的、可重利用的、具有某種確定功能的模塊。
• 衡量集成電路的兩個(gè)主要參數(shù)：集成度和特征尺寸。
  • 集成度：每一個(gè)芯片所包含的門的個(gè)數(shù)。
  • 特征尺寸：集成電路中半導(dǎo)體器件加工的最小線條寬度。
  • 關(guān)系：芯片面積一定時(shí)，集成度越高， 特征尺寸就越小。
• 從集成度角度來(lái)分類：小規(guī)模(SSI)、中規(guī)模(MSI)、大規(guī)模(LSI)、超大規(guī)模(VLSI)、甚大規(guī)模(ULSI)

分類門的個(gè)數(shù)典型集成電路

小規(guī)模	最多12個(gè)	邏輯門、觸發(fā)器
中規(guī)模	12~99	邏輯門、觸發(fā)器
大規(guī)模	100~9999	邏輯門、觸發(fā)器
超大規(guī)模	10000~99999	邏輯門、觸發(fā)器
甚大規(guī)模	106以上	邏輯門、觸發(fā)器

• 邏輯門：數(shù)字集成電路的主要單元電路，按照結(jié)構(gòu)和工藝分為雙極型、MOS型和雙極—MOS型。
• TTL：(Transistor-Transistor Logic)三極管-三極管型（現(xiàn)已逐漸被CMOS替換）。
• CMOS：(Complementary Metal-Oxide-Semiconductor)金屬-氧化物-半導(dǎo)體。

數(shù)字集成電路特點(diǎn)

• 相較于模擬電路，優(yōu)點(diǎn)如下：
  • 穩(wěn)定性高，抗干擾能力強(qiáng)；
  • 易于設(shè)計(jì)；
  • 便于集成，成本低廉；
  • 可編程性；
  • 高速度，低功耗；
  • 便于存儲(chǔ)、傳輸和處理

數(shù)字電路的分析方法

• 數(shù)字電路分析方法：
  • 主要研究對(duì)象：電路的輸入輸出邏輯關(guān)系；
  • 分析工具：邏輯代數(shù)；
  • 表達(dá)輸入輸出關(guān)系：真值表、功能表、邏輯表達(dá)式或波形圖；
• 電子設(shè)計(jì)自動(dòng)化（Electronic Design Automation，EDA）工具，可以用于模擬電路、數(shù)字電路或模數(shù)混合電路仿真分析。

數(shù)字電路的設(shè)計(jì)方法

• 從給定的邏輯功能要求出發(fā)，確定輸入、輸出變量，選擇適當(dāng)?shù)倪壿嬈骷?#xff0c;設(shè)計(jì)出符合要求的邏輯電路。
• 設(shè)計(jì)過程：提出、驗(yàn)證、修改（三個(gè)階段）
• 設(shè)計(jì)方法：傳統(tǒng)的設(shè)計(jì)方式和基于EDA軟件的設(shè)計(jì)方式。

EDA軟件工具

• 原理圖輸入：設(shè)計(jì)者可以如同在紙上畫電路一樣，將邏輯電路圖輸入到計(jì)算機(jī)，軟件自動(dòng)檢查電路的連線、電源及地線的連接、信號(hào)的連接等。
• HDL文本輸入：硬件描述語(yǔ)言是用文本的形式描述硬件電路的功能、信號(hào)連接關(guān)系以及時(shí)序關(guān)系。常用的HDL語(yǔ)言有VHDL(Very High Speed Integrated Circuit) 和Verilog HDL等。
• 測(cè)試平臺(tái)：當(dāng)邏輯電路的設(shè)計(jì)輸入到計(jì)算機(jī)后，需要在測(cè)試平臺(tái)上編寫或繪制激勵(lì)信號(hào)，以便測(cè)試驗(yàn)證電路邏輯功能或時(shí)序關(guān)系的正確性。
• 仿真和綜合工具：
  • 仿真工具：包括對(duì)電路的功能仿真和時(shí)序仿真。功能仿真用于驗(yàn)證電路的功能和邏輯關(guān)系是否正確。時(shí)序仿真考慮門及連線的延時(shí)，驗(yàn)證系統(tǒng)內(nèi)部工作過程及輸入輸出的時(shí)序關(guān)系是否滿足設(shè)計(jì)要求。
  • 綜合工具：將HDL描述的電路的邏輯關(guān)系，轉(zhuǎn)換為門和觸發(fā)器等元件及其相互連接的電路形式。

數(shù)字信號(hào)與模擬信號(hào)

• 模擬信號(hào)：時(shí)間、幅值連續(xù)變化的模擬量；
• 數(shù)字信號(hào)：時(shí)間、數(shù)值離散的信號(hào)。
• 由于計(jì)算機(jī)無(wú)法直接處理模擬信號(hào)，因此需要將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)。

數(shù)字信號(hào)的描述方法

• 數(shù)字信號(hào)用0、1兩種值表示，二值數(shù)字邏輯（Binary Digital Logic）；或者高、低電平組成的數(shù)字波形，即邏輯電平（Logic Level）表示。
• 數(shù)字電路的0和1組成的二進(jìn)制數(shù)
  • 表示數(shù)量的大小：可以進(jìn)行數(shù)值運(yùn)算，常稱為算術(shù)運(yùn)算；
  • 表示兩種不同的狀態(tài)：描述客觀世界存在的彼此相互關(guān)聯(lián)又相互對(duì)立的事物，邏輯0和邏輯1（如是與非、真與假、開與關(guān)、低與高、通與斷等）
• 二值數(shù)字邏輯（數(shù)字邏輯），以高、低電平分別表示邏輯1和邏輯0兩種狀態(tài)。
  • 高電平：信號(hào)電壓在3.5~5V范圍內(nèi)
  • 低電平：信號(hào)電壓在0~1.5V范圍內(nèi)
  • 表示數(shù)字電壓的高低電平通常稱為邏輯電平，不是物理量，而是物理量的相對(duì)表示。

電壓二值邏輯電平

3.5~5V	1	H（高電平）
0~1.5V	0	L（低電平）

數(shù)字波形

• 兩種類型：非歸零型，歸零型。

  • 一定時(shí)間間隔T，稱為1位（bit），或者一拍
    • 如果在一個(gè)時(shí)間拍內(nèi)高電平代表1，低電平代表0，稱為非歸零型。
    • 如果在一個(gè)時(shí)間拍內(nèi)有脈沖代表1，無(wú)脈沖代表0，稱為歸零型。
  • 數(shù)值信號(hào)只有兩種取值，故稱為二值信號(hào)；數(shù)字波形又稱為二值位形圖。
  • 非歸零型信號(hào)的每位數(shù)據(jù)占用一拍時(shí)間。每秒鐘所傳輸數(shù)據(jù)的位數(shù)稱為數(shù)據(jù)率或比特率（Bit Rate）。

• 周期與非周期
  

  • 周期性數(shù)字波描述
    • 周期$T$和頻率$f$
    • 脈沖波形的寬度$t_w$：脈沖的作用時(shí)間
    • 占空比$q$：脈沖寬度$t_w$占整個(gè)周期$T$的百分?jǐn)?shù)，即$$q=\frac{t_w}{T}$$
    • 當(dāng)占空比為50%時(shí)，稱此時(shí)的矩形脈沖為方波。

實(shí)際數(shù)字信號(hào)波形

• 實(shí)際的數(shù)字系統(tǒng)中，數(shù)字信號(hào)并沒有那么理想。矩形脈沖從低到高或從高到低時(shí)，邊沿沒有那么陡峭（不會(huì)突變），有個(gè)上升時(shí)間和下降時(shí)間，分別用$t_r$和$t_f$描述。
  
• 若脈沖幅值為$V_m$
  • 上升時(shí)間$t_r$：矩形脈沖從10%$V_m$到90%$V_m$時(shí)所經(jīng)歷的時(shí)間；
  • 下降時(shí)間$t_f$：矩形脈沖從90%$V_m$到10%$V_m$時(shí)所經(jīng)歷的時(shí)間；
  • 脈沖寬度$t_w$：脈沖上升沿的50%$V_m$到下降沿的50%$V_m$兩個(gè)時(shí)間點(diǎn)所跨越的時(shí)間；
• 對(duì)于不同類型的器件和電路，其上升和下降時(shí)間各不相同。一般數(shù)字信號(hào)上升和下降時(shí)間的典型值約為幾納秒（ns）。

波形圖、時(shí)序圖或定時(shí)圖

• 將數(shù)字電路輸入變量的每一種取值與相應(yīng)的輸出值按照時(shí)間順序依次排列得到的圖形，稱為波形圖（Waveform）。
• 在時(shí)序電路中，電路的狀態(tài)和輸出對(duì)時(shí)鐘脈沖序列和輸入信號(hào)響應(yīng)的波形圖稱為時(shí)序圖或定時(shí)圖。
• 時(shí)序圖用來(lái)表示多個(gè)輸入信號(hào)的先后順序，以及輸出如何對(duì)輸入信號(hào)產(chǎn)生響應(yīng)的過程。
• 通常時(shí)序圖側(cè)重描述電路邏輯功能，定時(shí)圖側(cè)重各個(gè)信號(hào)的先后順序以及時(shí)間量。
  

總結(jié)

以上是生活随笔為你收集整理的数字电路学习笔记（一）的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。