什么是 JK 觸發(fā)器？

先看結(jié)論，下圖是正脈沖JK觸發(fā)器：

• 如果你看了我的上個(gè)學(xué)習(xí)筆記，將會發(fā)現(xiàn)上圖和邊沿觸發(fā)D觸發(fā)器相似，但是，還是有本質(zhì)上的區(qū)別的，他們的區(qū)別才是重點(diǎn)。
• 我們先把邊沿觸發(fā)D觸發(fā)器里的兩個(gè)電平觸發(fā)D觸發(fā)器換成電平觸發(fā)SR觸發(fā)器，那么他就是脈沖觸發(fā)的SR觸發(fā)器，如下圖：

• 等等，我們回顧下，之前接觸到了兩種觸發(fā)方式，一種是電平觸發(fā)（CLK為高電平則輸出跟隨輸入變化），一種是邊沿觸發(fā)（CLK的上升沿到來則輸出被輸入改變一次），那么現(xiàn)在有了第三種觸發(fā)方式：脈沖觸發(fā)。什么是脈沖觸發(fā)呢？
• 回到上面的圖中，兩個(gè)SR觸發(fā)器首尾相連，CLK在從觸發(fā)器為負(fù)邏輯，當(dāng)CLK為0時(shí)，輸出不變，CLK變?yōu)?后，Q1將按照S與R的輸入被置成相應(yīng)的狀態(tài)，而Q2始終不變。在CLK變?yōu)?時(shí)（下降沿到來），從觸發(fā)器的輸出Q2則迅速與Q1保持一致。聽起來和邊沿觸發(fā)很相似是嗎，但是兩者的差別卻是需要我們留意的：
• 我們之前提到的是邊沿觸發(fā)的D觸發(fā)器（它是兩個(gè)電平觸發(fā)D觸發(fā)器串聯(lián)而成的），D觸發(fā)器與SR觸發(fā)器還是有本質(zhì)區(qū)別的，在CLK有效期間，電平觸發(fā)D觸發(fā)器的輸出與輸入隨時(shí)保持一致，而SR觸發(fā)器的輸出并不會與輸入隨時(shí)保持一致（如S=0且R=0時(shí)，Q將保持之前的狀態(tài)不變），所以當(dāng)CLK下降沿到來時(shí)，我們需要分析CLK高電平期間SR的所有狀態(tài)變化情況，而不只是下降沿瞬間的狀態(tài)。 那么既然出現(xiàn)了SR觸發(fā)器，就像之前文章所寫的“蹺蹺板”一樣，當(dāng)你把蹺蹺板的兩端同時(shí)壓下后，若同時(shí)松開，那么最終的狀態(tài)將是不確定的，這種不確定的情況在電子系統(tǒng)里是危險(xiǎn)的。好在聰明絕頂?shù)那拜吿岢隽诉@樣的解決方案：
• 在脈沖觸發(fā)SR觸發(fā)器的基礎(chǔ)上，將Q和Q’引回輸入端，Q’引到S那側(cè)，Q引到R那側(cè)（交叉引回），為了區(qū)分，把S改名J，R改名K，就得到下圖的JK觸發(fā)器了。

• 它如何抑制不確定情況的出現(xiàn)呢？
• CLK=1的情況下，當(dāng)J與K均為1時(shí)，G1和G2的輸出由Q’與Q來決定（消除不確定因素），由于Q與Q’是交叉引回的，那么初級觸發(fā)器的輸出將與次級輸出相反，從而實(shí)現(xiàn)當(dāng)JK均為1時(shí)，一個(gè)完整的CLK脈沖過去后，輸出將會取反。
• 當(dāng)J = 1,K = 0時(shí)，若Q = 1，Q’ = 0，則G1與G2均輸出1，前級觸發(fā)器（FF1）保持不變，那么脈沖過去后整體將保持不變。若Q = 0, Q’ = 1，則前級觸發(fā)器的Q被置1，在完整的CLK脈沖過去后，后級也被置1，即Q = 1，Q’ = 0，你看，多么巧妙，兩種情況下殊途同歸，所以我們可以理解為J = 1，K = 0時(shí)，脈沖過去后Q被置1，Q’理所當(dāng)然的是Q的反相，即0.
• 當(dāng)J = 0, K = 1時(shí)，也分兩種情況，采用與上述相同的分析邏輯會發(fā)現(xiàn)，CLK脈沖過后Q被置0.
• 當(dāng)J = K = 0時(shí)，由于G1、G2被封鎖，所以CLK脈沖過后輸出將不會變化。
• That’s all!

總結(jié)

以上是生活随笔為你收集整理的2021-10-19 学习笔记 什么是 JK 触发器？的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。