1、設計一個同步清零的JK觸發器，其引腳名稱和邏輯功能如下表所示。

LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY jk IS PORT (clk, clr, j,k : IN STD_LOGIC; q, nq : buffer STD_LOGIC);END jk; ARCHITECTURE arjk OF jk ISBEGINPROCESS(clk) isBEGINIF (clk'EVENT AND clk='1') THENIF(clr='0') THENq<='0';nq<='1';ELSEIF((j='0') and(k='1')) THENq<='0';nq<='1';ELSIF ((j='1') and(k='0')) THENq<='1';nq<='0';ELSIF ((j='1') and(k='1')) THENq<=NOT q;nq<=NOT q;END IF;END IF;END IF;END PROCESS; END arjk;

總結

以上是生活随笔為你收集整理的VHDL设计一个同步清零的JK触发器的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。