//五位循環(huán)右移 module register_right(input clk,input [4:0] data_in,output reg [4:0] data_out);always @ (posedge clk)begin data_out <= ({data_in[0],data_in[4:1]});endendmodule

總結(jié)

以上是生活随笔為你收集整理的移位寄存器-Verilog的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問(wèn)題。

如果覺(jué)得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。