SRAM逻辑结构
SRAM讀寫時序;
讀/寫周期波形圖精確地反映了SRAM工作的時間關系。我們把握住地址線、控制線、數據線三組信號線何時有效,就能很容易看懂這個周期時序圖。
在讀周期中,地址線先有效,以便進行地址譯碼,選中存儲單元。為了讀出數據,片選信號CS和讀出使能信號OE也必須有效(由高電平變為低電平)。從地址有效開始經tAQ(讀出)時間,數據總線I/O上出現了有效的讀出數據。之后CS非、OE非信號恢復高電平,tRC以后才允許地址總線發生改變。tRC時間即為讀周期時間。
在寫周期中,也是地址線先有效,接著片選信號CS非有效,寫命令WE非有效(低電平),此時數據總線I/O上必須置寫入數據,在tyo時間段將數據寫入存儲器。之后撤銷寫命令WE和CS。為了寫入可靠,I/O?線的寫入數據要有維持時間thD,?CS非的維持時間也比讀周期長。twc時間稱為寫周期時間。為了控制方便,一般取?tRc=twc,通常稱為存取周期。? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? SRAM的工作原理:
在靜態存儲器器件中,一位由6只晶體管組成,稱為一個存儲元,如圖所示:
N1和N2構成觸發器,P1和P2分別作為Q1和Q2的負載電阻。N1截止而N2導通時的狀態稱為"1"。相反的狀態稱為"0"。
讀出時,置選擇線為高電平,使兩個開關管導通,從讀/寫線輸出原存的信息。
寫入時,寫入數據使讀/寫線呈相應電平(例如寫"1"時,讀/寫線"1"為高電平,讀/寫線"0"為低電平),再使選擇線為高電平,于是觸發器被置為相應的狀態(寫"1"時,置為"1"狀態,即N1截止N2導通)。顯然,無論存儲元保存的信息是"1"還是"0",N1,N2,P1和P2,4只MOS管總有兩只處于導通狀態。
?
總結
- 上一篇: 树莓派(4B)之声音传感器
- 下一篇: linux添加有效群组,linux基础命