实习:BG版图设计
一、實(shí)習(xí)任務(wù)
1、熟悉EDA軟件相關(guān)操作、項(xiàng)目庫(kù)搭建以及常用規(guī)則;
2、掌握版圖的匹配設(shè)計(jì)(電流鏡、差分對(duì)、三極管、電阻等);
3、學(xué)習(xí)模擬前端設(shè)計(jì)典型案例、模擬前端設(shè)計(jì)規(guī)則、與后端得連續(xù)與規(guī)則;
4、明白版圖中電位隔離措施、噪聲模塊與敏感模塊的區(qū)分、噪聲信號(hào)的屏蔽方式以及敏感信號(hào)的保護(hù)措施;
5、了解版圖寄生參數(shù)提取、版圖后仿以及數(shù)據(jù)打包等操作。
6、完成BG版圖布局、繪制、驗(yàn)證及修改;
二、實(shí)習(xí)總結(jié)
1、實(shí)習(xí)項(xiàng)目背景與意義
要求:請(qǐng)對(duì)實(shí)習(xí)項(xiàng)目背景進(jìn)行簡(jiǎn)介,包含專業(yè)行業(yè)背景知識(shí)/行業(yè)的生產(chǎn)、設(shè)計(jì)、研究開發(fā)流程/項(xiàng)目對(duì)環(huán)境、社會(huì)和可持續(xù)發(fā)展的影響。
本次實(shí)習(xí)的崗位為集成電路版圖設(shè)計(jì)工程師。根據(jù)相關(guān)要求,本人從以下幾點(diǎn)進(jìn)行實(shí)習(xí)項(xiàng)目背景與意義的闡述。
1)專業(yè)行業(yè)背景知識(shí)
(1)專業(yè)背景
????????縱觀過(guò)去半個(gè)世紀(jì),半導(dǎo)體產(chǎn)業(yè)的迅猛發(fā)展為現(xiàn)代信息技術(shù)革命提供了基礎(chǔ)。如今,半導(dǎo)體已經(jīng)成為人們?nèi)粘I钪械囊徊糠?#xff0c;小至智能手機(jī)、智能手表,大到衛(wèi)星、飛機(jī),半導(dǎo)體已經(jīng)無(wú)處不在。
根據(jù)應(yīng)用場(chǎng)景的不同,半導(dǎo)體可以分為四個(gè)大類,分別是:集成電路、分立器件、光電器件及傳感器。集成電路是四類半導(dǎo)體器件中應(yīng)用最為廣泛的,據(jù)世界半導(dǎo)體貿(mào)易統(tǒng)計(jì)協(xié)會(huì)統(tǒng)計(jì),2020年集成電路占全球半導(dǎo)體各類器件市場(chǎng)的82.03%,相比2019年占比80.8%又有一定提升。集成電路產(chǎn)業(yè)既是當(dāng)前國(guó)際政治和經(jīng)濟(jì)競(jìng)爭(zhēng)的重要砝碼,也是國(guó)際競(jìng)爭(zhēng)最激烈以及全球資源流動(dòng)和配置最徹底的產(chǎn)業(yè)。
圖1? 半導(dǎo)體分類?
????????集成電路是采用特定的制造工藝,將晶體管、電容、電阻 和電感等元件以及布線互連,制作在若干塊半導(dǎo)體晶片或者介質(zhì)基片 上,進(jìn)而封裝在一個(gè)管殼內(nèi),變成具有某種電路功能的微型電子器件。
????????集成電路主要分為數(shù)字集成電路和模擬集成電路,其中數(shù)字集成電路主要包括邏輯器件、儲(chǔ)存器和微處理器。邏輯器件是進(jìn)行邏輯計(jì)算的集成電路;存儲(chǔ)器是用來(lái)存儲(chǔ)程序和各種數(shù)據(jù)信息的記憶部件;微處理器可完成取指令、執(zhí)行指令,以及與外界存儲(chǔ)器和邏輯部件交換信息等操作;模擬器件是模擬電路集成在一起用來(lái)處理模擬信號(hào)的芯片,如運(yùn)算放大器、模擬乘法器、鎖相環(huán)、電源管理芯片等。
圖2? 2020年半導(dǎo)體各類期間市場(chǎng)規(guī)模占比
(2)行業(yè)背景
????????集成電路版圖設(shè)計(jì)是連接設(shè)計(jì)與制造工廠的橋梁,主要從事芯片物理結(jié)構(gòu)分析、版圖編輯、邏輯分析、版圖物理驗(yàn)證、聯(lián)系代工廠、版圖自動(dòng)布局布線、建立后端設(shè)計(jì)流程等。版圖設(shè)計(jì)人員必須懂得集成電路設(shè)計(jì)與制造的流程、原理及相關(guān)知識(shí),更要掌握芯片的物理結(jié)構(gòu)分析、版圖編輯、邏輯分析、版圖物理驗(yàn)證等專業(yè)技能。
(3)行業(yè)的生產(chǎn)、設(shè)計(jì)、研究開發(fā)流程。
????????集成電路版圖設(shè)計(jì)的職業(yè)定義為:通過(guò)EDA設(shè)計(jì)工具,進(jìn)行集成電路后端的版圖設(shè)計(jì)和驗(yàn)證,最終產(chǎn)生送交供集成電路制造用的GDSII數(shù)據(jù)。
????????通常由模擬電路設(shè)計(jì)者進(jìn)行對(duì)模擬電路的設(shè)計(jì),生成電路及網(wǎng)表文件,交由版圖設(shè)計(jì)者進(jìn)行繪制。版圖設(shè)計(jì)者在繪制過(guò)程中需要與模擬電路設(shè)計(jì)者進(jìn)行大量的交流及討論,這關(guān)系到電路最終的實(shí)現(xiàn)及最終芯片的性能。這些討論涉及到電流的走向,大小;需要匹配器件的擺放;模塊的擺放與信號(hào)流的走向的關(guān)系;電路中MOS管、電阻、電容對(duì)精度的要求;易受干擾的電壓傳輸線、高頻信號(hào)傳輸線的走線問(wèn)題。而且要確保金屬線的寬度和引線孔的數(shù)目能夠滿足要求(各通路的電流在典型情況和最壞情況的大小) ,尤其是電源線和地線的寬度。
????????在進(jìn)行完這些討論之后,版圖設(shè)計(jì)者根據(jù)這些討論所得到的信息及電路原理圖開始著手對(duì)版圖的繪制,在繪制過(guò)程中遇到的問(wèn)題,比如牽涉到敏感信號(hào)的走線,高精度匹配器件的擺放,連接等,都需及時(shí)與模擬電路設(shè)計(jì)者進(jìn)行討論,以確保模擬電路設(shè)計(jì)者的思想及電路能以最好的方式實(shí)現(xiàn)。同時(shí)版圖設(shè)計(jì)者需要對(duì)所采用的代工廠所提供的工藝文件,規(guī)制文件有仔細(xì)的閱讀和理解,并按照這些規(guī)則進(jìn)行版圖的繪制。
????????繪制完成后需要進(jìn)行DRC,即設(shè)計(jì)規(guī)則檢查,以保證所繪制電路可在代工廠的所提供的工藝精度下完成芯片的制造。如有錯(cuò)誤則需進(jìn)行相關(guān)修改,直至滿足設(shè)計(jì)規(guī)則為止。
????????完成DRC后需要進(jìn)行LVS,即版圖與電路圖的對(duì)照,通常根據(jù)LVS的規(guī)則文件對(duì)版圖所生成的網(wǎng)表與模擬電路設(shè)計(jì)者所提供的電路網(wǎng)表文件進(jìn)行對(duì)照,確保版圖的物理:連接與電路設(shè)計(jì)者所設(shè)計(jì)的電路一致,如有錯(cuò)誤進(jìn)行相關(guān)修改,直至與電路網(wǎng)表一致為止。
????????在完成DRC和LVS之后還需進(jìn)行版圖的寄生參數(shù)提取,所提取的數(shù)據(jù)包括寄生電阻,寄生電容,寄生電感(射頻電路中會(huì)考慮此項(xiàng))。電路設(shè)計(jì)者根據(jù)這些參數(shù)進(jìn)行后仿真并與原電路的仿真結(jié)果進(jìn)行比較,如有較大差距,則需與版圖設(shè)計(jì)者討論,交由版圖設(shè)計(jì)者進(jìn)行修改,直至滿足仿真結(jié)果為止。
(4)項(xiàng)目對(duì)環(huán)境、社會(huì)和可持續(xù)發(fā)展的影響。
????????本次實(shí)習(xí)項(xiàng)目主要是BG版圖布局、繪制、驗(yàn)證及修改。
????????近幾年來(lái),模擬集成電路設(shè)計(jì)技術(shù)隨著CMOS工藝技術(shù)儀器得到了飛速的發(fā)展,芯片系統(tǒng)集成技術(shù)已經(jīng)受到學(xué)術(shù)界及工業(yè)界廣泛關(guān)注。隨著電路系統(tǒng)結(jié)構(gòu)的進(jìn)一步復(fù)雜化,對(duì)模擬電路基本模塊,如A/D和D/A轉(zhuǎn)化器、濾波器電路以及鎖相環(huán)等電路提出了更高精度及速度的要求。由于BG電路的輸出電壓及電流幾乎不受穩(wěn)定電源電壓變化的影響,這就使得片內(nèi)集成的帶BG電路成了模擬集成電路芯片中不可缺少的關(guān)鍵部件。
2、實(shí)習(xí)項(xiàng)目具體實(shí)施方案及實(shí)習(xí)成果
????????要求:能夠?qū)?shí)習(xí)中所需要完成的工程項(xiàng)目進(jìn)行研究,設(shè)計(jì)并實(shí)施實(shí)驗(yàn),對(duì)實(shí)驗(yàn)結(jié)果進(jìn)行分析與解釋;或能夠利用各種工具,進(jìn)行建模、仿真與模擬,有仿真模擬等結(jié)果。
1)基礎(chǔ)理論知識(shí)講解
????????在完整電路實(shí)戰(zhàn)之前,老師通過(guò)復(fù)習(xí)系列模擬集成電路的相關(guān)基礎(chǔ)理論知識(shí),從器件原理淺入再詳細(xì)到講解本次實(shí)習(xí)的BG電路,使我們進(jìn)一步了解實(shí)習(xí)內(nèi)容。
?
? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 圖3? BG原理圖
2)EDA軟件操作及常用規(guī)則
????????在大致復(fù)習(xí)了相關(guān)基礎(chǔ)理論知識(shí)、添加完電路之后,老師介紹了各個(gè)工具和快捷鍵的使用方式,并帶領(lǐng)著我們一步步熟悉cadence軟件的基本操作。
(1)centos常用命令
文件和目錄:
????????# cd /home進(jìn)入 '/home' 目錄
????????# cd ..返回上一級(jí)目錄
????????# cd ../..返回上兩級(jí)目錄
????????# cd -返回上次所在目錄
????????# ls查看目錄中的文件
????????# ls -a顯示隱藏文件
????????# ls -l顯示詳細(xì)信息
????????# pwd顯示工作路徑
????????# mkdir dir1創(chuàng)建文件夾'dir1'
????????# mkdir dir1 dir2同時(shí)創(chuàng)建文件夾dir1 dir2
????????# mv dir1移動(dòng)/重命名文件夾
????????# rm -f file1刪除 'file1'
????????# rm -rf dir1刪除 'dir1' 目錄及其子目錄內(nèi)容
壓縮和解壓:
????????# tar -zcvf archive.tar.gz file1???????? 把file1打包成 archive.tar
????????# tar -zxvf archive.tar?????????????? 把 archive.tar解壓
常用快捷鍵:
????????[鼠標(biāo)中間鍵] 粘貼突出顯示的文本。
????????使用鼠標(biāo)左鍵來(lái)選擇文本,把光標(biāo)指向想粘貼文本的地方;點(diǎn)擊鼠標(biāo)中間鍵來(lái)粘貼。
????????[Tab] 命令行自動(dòng)補(bǔ)全。
????????鍵入命令或文件名的前幾個(gè)字符,然后按 [Tab] 鍵,它會(huì)自動(dòng)補(bǔ)全命令或顯示匹配鍵入字符的所有命令。
(2)Cadence常用快捷鍵
(i)schematic常用快捷鍵
? F:整圖居中顯示
? U:撤銷上一次操作
? Esc:清楚剛鍵入的命令
? C:復(fù)制
? M:移動(dòng)
? Shift+M:移動(dòng)器件但不移動(dòng)連線
? Delete:刪除
? I:添加元器件
? P:添加端口
? R:旋轉(zhuǎn)器件并拖動(dòng)連線
? Q:屬性編輯
? L:添加線名
? Shift+L:標(biāo)注
(ii)Layout常用快捷鍵
??Shift+Z:縮小
??Ctrl+Z:放大
??F:整圖居中顯示
? U:撤銷上一次操作
? Esc:清楚剛鍵入的命令
? C:復(fù)制
? M:移動(dòng)
? Q:顯示屬性
? Delete:刪除
? R:畫矩形
? P: 插入Path
? K:標(biāo)尺工具
? Shift+K:清除所有標(biāo)尺
? Shift+C:裁切
? Ctrl +D:取消選擇,這個(gè)也可用鼠標(biāo)點(diǎn)擊空白區(qū)域?qū)崿F(xiàn)。
? S:拉伸工具Stretch,框選要拉伸圖形,再拉伸。
3)項(xiàng)目庫(kù)搭建
????????在介紹相關(guān)指令的同時(shí),老師也帶領(lǐng)我們用相關(guān)指令建立文件夾、在軟件中添加新的庫(kù)以及修改庫(kù)的路徑以安裝好虛擬機(jī)Linux的軟件環(huán)境。
圖4? 電路和庫(kù)導(dǎo)入圖
圖5? 項(xiàng)目庫(kù)文件截圖
4)版圖匹配設(shè)計(jì)(電流鏡、差分對(duì)、三極管、電阻等)
????????在搭建好環(huán)境后,老師講解了兩種保護(hù)環(huán)的區(qū)別和應(yīng)用、修改參數(shù)設(shè)置的操作、打包為成熟的規(guī)則文件的方法等以及相關(guān)注意事項(xiàng)。老師根據(jù)電路中每個(gè)器件之間的聯(lián)系和作用以及互相構(gòu)成部分以PMOS、NMOS電流鏡以及三極管的版圖器件匹配為例介紹了器件匹配和實(shí)現(xiàn)方法。在大致掌握了軟件的基本運(yùn)用之后,我們開始就老師講解的相關(guān)內(nèi)容進(jìn)行實(shí)操。
?圖6? 電流鏡的匹配
?圖7? 電流鏡的匹配
?圖8? 三極管的匹配
????????在此基礎(chǔ)上,在了解了差分對(duì)交叉匹配的畫法電容塊匹配以及電阻交指匹配的畫法后,我們陸續(xù)完成了剩下部分器件的匹配,基本完成整個(gè)BG電路的版圖匹配設(shè)計(jì)。
5)BG版圖布局
????????在進(jìn)一步明白電路的連接關(guān)系以及各個(gè)匹配部件在電路中電流流向的關(guān)系后,我們根據(jù)版圖的需要以及老師介紹的工業(yè)制作要求,我們進(jìn)行了全局整體布置。
圖9? 版圖布局
????????在老師的一對(duì)一指導(dǎo)下,我明白了我的版于布局的一些不妥之處,結(jié)合老師補(bǔ)充的版圖中電位隔離措施、噪聲模塊與敏感模塊區(qū)分、噪聲信號(hào)屏蔽方式、和敏感信號(hào)保護(hù)方式等注意事項(xiàng),調(diào)整我的版圖布局并進(jìn)行連線。
圖10? 版圖連線布局
10)BG版圖驗(yàn)證修改
(1)DRC
????????在布局完成之后,對(duì)于整體電路進(jìn)行了DRC仿真確保版圖每個(gè)層級(jí)之間不會(huì)因?yàn)榉胖貌划?dāng)?shù)仍虺霈F(xiàn)版圖規(guī)則錯(cuò)誤。
????????一般錯(cuò)誤的格式為【X.錯(cuò)誤類型】。X為具體哪層,主要有金屬層M1\M2\M3、POLY層、有源區(qū)OD2、P阱pwell、N阱Nwell等等。常見的錯(cuò)誤有以S結(jié)尾的面積錯(cuò)誤、以W結(jié)尾的寬度錯(cuò)誤、以R結(jié)尾的密度錯(cuò)誤(可忽略)、以A結(jié)尾的面積錯(cuò)誤、LUP.6的閂鎖效應(yīng)等。
圖11? DRC驗(yàn)證
(2)LVS
????????通過(guò)DRC驗(yàn)證后,進(jìn)行LVS驗(yàn)證。打開LVS界面,設(shè)置好配置文件,點(diǎn)擊Run LVS。出現(xiàn)笑臉,LVS通過(guò)。
?圖12? LVS驗(yàn)證
7、版圖寄生參數(shù)提取、版圖后仿、數(shù)據(jù)打包
????????在講解完所有實(shí)習(xí)內(nèi)容后,老師也給我們講述了寄生參數(shù)的提取、版圖的后仿以及數(shù)據(jù)完成之后的打包等操作。
總結(jié)
- 上一篇: 什么是华为认证?HCIA HCIP HC
- 下一篇: 谈谈快消品中小饮料企业产品配送政策方案设