PAGE 5 / 7

華南農業大學期末考試試卷(A卷)

2004學年第二學期 考試科目：數字電路與邏輯設計(II)

考試類型：(閉卷)　　　考試時間：　120 　分鐘

學號 姓名 年級專業

題號

一

二

三

四

五

六

七

總分

得分

評閱人

(1)適用專業：計算機科學與技術、網絡工程、軟件工程。

(2)所有試題答案請直接寫在試卷上。

一、選擇題( 共20分)

1、同步時序邏輯電路中一定包括

A、觸發器 B、組合邏輯電路C、移位寄存器D、譯碼器

2、一個同步十進制計數器的初始狀態為0000，經過 10個計數脈沖后，該計數器的狀態為

A、0000B、1001C、1010D、1111

3、下列器件中，是時序邏輯器件的是

A、全加器 B、編碼器 C、BCD顯示譯碼器 D、同步十進制計數器

4、要實現一個60進制計數器，需要觸發器的個數為

A、5B、6C、10D、60

5、1024?8位的EPROM芯片，其地址線和數據線分別有

A、8,1024B、1024,8C、10,8D、8,10

6、電路如圖所示，要使Qn+1=Qn，則變量A、B的值應當是????? ?

A、A=0， B=0B、A=1， B=1

C、A=0， B=1D、A=1， B=0

7、GAL是指

A、可編程邏輯陣列 B、只讀存儲器

C、通用陣列邏輯D、電可擦除只讀存儲器

8、PAL的與陣列與或陣列

A、與陣列固定，或陣列可編程B、與陣列可編程，或陣列固定

C、與陣列和或陣列都固定D、與陣列和或陣列都可編程

9、74LS138是一個

A、譯碼器 B、同步十進制計數器

C、同步十六進制計數器D、優先級編碼器

10、在系統可編程ISP器件的特點是

A、可反復編程B、成為成品后不可再改變

C、必須通過紫外線擦除D、數據在掉電后會丟失

二、(12分)下圖是由同步十進制加法計數器74LS160組成的可變進制計數器電路，試分析當控制變量M分別為1和0時電路各為幾進制計數器，并說明理由。

Q x 0 1

Q x

0 1

A A/0 B/1

B A/1 F/0

C C/0 E/1

D B/1 A/0

E F/1 C/0

F C/0 B/1

G H/1 G/1

H G/1 G/1

1/10/1

1/1

0/1

0/1

1/0

1/0

0/1

0/0

A

B

C

D

1/1

2.設電路的起始狀態為A，輸入序列為電路的響應和輸出序列應當如何？

3．經過第(2)步的電路變化，電路將停止在什么狀態？

五、(18分)分析下面的VHDL語言實現的功能，并回答問題

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

ENTITY mux4 IS

PORT (Z : IN STD_LOGIC_VECTOR( 3 DOWNTO 0) ;

S : IN STD_LOGIC_VECTOR( 1 DOWNTO 0) ;

A, B, C, D : OUT STD_LOGIC_VECTOR( 3 DOWNTO 0 ) ) ;

END mux4;

ARCHITECTURE demux4_behave OF mux4 IS

BEGIN

PROCESS (Z, S)

BE

總結

以上是生活随笔為你收集整理的数字电路与逻辑设计计算机专业,数字电路与逻辑设计试卷(A)(04级计算机、网络工程、软件工程专业).doc...的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。