引言：從本文開始，我們詳細介紹Xilinx CIC IP核濾波器相關知識，包括CIC IP核提供的特性、IP核接口描述以及IP核設計指導等相關內容。

1.概述

級聯積分器梳狀(CIC)濾波器，也稱為Hogenauer濾波器，是用于實現數字系統中大采樣率變化的多速率濾波器，它們通常用于具有大的過采樣率的應用中。也就是說，系統采樣率遠大于數字下變頻器(DDC)和數字上變頻器(DUC)中處理信號所占用的帶寬。CIC濾波器的實現具有只使用加法器、減法器和延遲元件的結構。這些結構使得CIC濾波器對其硬件高效的多速率濾波實現很有吸引力。

2.IP核特性

Xilinx提供的CIC IP核支持以下特性：

• AXI4-Stream兼容接口
• 支持抽取和內插
• 固定或者可編程速率改變(4~8192)
• 支持3~6級CIC級聯
• 差分延遲可選1或者2
• 支持全精度或者非全精度數據輸出
• 支持單通道或者多通道(最大16通道)
• 可選的映射到DSP48 Slices
• 支持輸入同步清零
• 支持輸入時鐘使能

3.IP核接口描述

圖1、CIC IP核接口信號

CIC IP核接口描述如表1所示。

表1、CIC IP核接口描述

4.IP核設計指導

4.1通用設計指導

CIC濾波器的系統響應可以表示為式1：

其中，N表示CICI濾波器的級數；R表示濾波器速率改變(抽取或者內插)；M表示差分延遲。

CIC濾波器的幅頻相應如式2所示，式中f表示離散時間頻率。

圖2舉例CIC幅頻相應。由式2及圖2，可知在f=n*(1/RM)，n為整數，存在零點，因此，差分延遲M可以調整零點的位置。

圖2、CIC濾波器幅頻相應

圖3顯示了差分延遲M對CIC濾波器的影響。從圖中可以看到，M除了影響零點的位置，增加M也會對旁瓣衰減產生較大影響，但是通帶邊沿衰減也較為嚴重。

圖3、差分延遲M對CIC濾波器的影響

圖4顯示了CIC濾波器速率變化參數R對頻率響應的影響。從圖中可以看到，隨著R的增大，通帶邊沿衰減加大，旁瓣由一定程度的衰減，但變化不大。從時域來講，增加R即增加CIC濾波器矩形窗口RM長度。

圖4、速率改變因子R對CIC濾波器幅頻相應影響

圖5顯示了改變CIC濾波器階數N對幅頻特性的影響。增加N即增加CIC濾波器級聯級數，級聯數越大，旁瓣衰減也越大，同時通帶邊沿衰減也有一定程度增大。

圖5、CIC濾波器階數N對幅頻特性的影響

從圖3~圖5中可以看到，增大M、R及N都能增大CIC濾波器的旁瓣衰減，但對于具體項目應用來說，通常將M及R作為“固定值”，僅通過調整N來改變CIC濾波器旁瓣衰減，以滿足濾波器要求。

另外，也可以看到隨著N的增加，通帶邊沿衰減也較為嚴重，導致CIC通帶不平坦加大，對信號帶來失真。因此，在使用CIC濾波器時，通常要求設計補償濾波器(CFIR)，主要是補償CIC濾波器通帶衰減，使其通帶盡量平坦。

對于補償濾波器，由于CIC濾波器頻率響應具有sinc函數形狀，通常補償濾波器具有反sinc函數形狀，如式3所示。

圖6顯示了補償濾波器的應用。

圖6、CIC補償濾波器應用

4.2CIC抽取器

式1中濾波器輸出按照R因子抽取后，濾波器fs/R速率下的傳遞函數表示為式4所示。

該響應可以看做N級積分器和N級梳狀器級聯，如圖7所示。

圖7、CIC抽取濾波器結構

從圖7中，可以看到，積分器工作在fs采樣率，梳狀器工作在fs/R速率下，濾波器只有延遲線及加、減法器組成，這有利于硬件實現速率的提高。

圖8顯示了抽樣前CIC抽取濾波器的響應。當CIC濾波器作為抽取器時，要仔細考慮，抽取后原信號頻譜的鏡像不能混疊到有用信號fc的通帶內。圖8中采樣速率改變因子R=8，級數N=3，差分延遲M=1。抽取濾波器輸入頻譜顯示在通帶(fc=1/32歸一化頻率)和阻帶內(約1/4歸一化頻率)。抽取器的輸出顯示了CIC濾波器對輸入信號頻譜的衰減。圖8中垂直虛線顯示了抽取時鏡像混疊位置，圖中歸一化頻率為高頻率(fs)。

圖8、抽樣前CIC濾波器的幅頻響應

圖9顯示了CIC抽取器輸出影響。在該圖中頻率軸按照fs/R低頻率歸一化。

圖9、CIC抽取器輸出頻譜

從圖9中可以看到：

1.如果沒有混疊發生，圖中實紅線表示CIC輸出頻譜；

2.如果由于下采樣產生混頻，虛紅線顯示了阻帶輸出頻譜。該混疊頻譜影響CIC抽取器最終輸出；

3.實藍線顯示了CIC抽取器實際輸出，它清楚的顯示了下采樣中混疊頻譜的影響。

因此，必須確保正確選擇CIC抽取器參數，以避免混疊對信號頻譜噪聲影響。

4.2.1 流水線CIC抽取器

為了獲得更高的系統時鐘頻率，CIC抽取器流水線結構可以表示為圖10所示。

圖9、流水線CIC抽取器結構

CIC輸出數據位寬和設計參數N、M和R有關。全精度CIC抽取輸出位寬Bmax可以表示為式5。

為了獲得完全的精度，CIC抽取器實現在內部為每個積分器和微分器級使用Bmax位。這在輸出端不會引入量化誤差。當以量化噪聲為代價使用有限精度輸出時，CIC抽取器實現中的硬件資源可以減少。這種權衡資源和量化噪聲的能力對于實現最佳實現非常重要。

4.3CIC內插器

CIC內插器濾波器如圖10所示。該結構與CIC抽取濾波器類似，只不過梳狀器和積分器的順序進行了變化。圖10中，上采樣速率因子R，該速率在梳狀器和積分器之間變化，即每個輸入采樣值間插入R-1個0值。

圖10、CIC內插器

對于內插，CIC濾波器的響應應用于上采樣(插入零值樣本)輸入信號。在速率變化R=7，級數N=4，差分延遲M=1的濾波器中，頻率響應如圖11所示。

圖11、CICI內插器響應

4.3.1流水線CIC內插器

與CIC抽取器類似，CIC內插器流水線結構如圖12所示。

圖12、流水線CIC內插器

CIC內插器輸出數據位寬和設計參數N、M和R有關。全精度CIC抽取輸出位寬Bmax可以表示為式6。

濾波器的輸出可以選擇為全精度或有限精度(帶截斷或舍入)，以適應特定于應用的輸出寬度。使用有限精度不會影響內部寄存器的大小，只有末級輸出被縮放，如果需要的話，四舍五入以提供所選的輸出寬度。

4.3.2輸出位寬和增益

如式5和式6所示，CIC濾波器的增益是所有關鍵設計參數的函數。當輸出寬度等于最大寄存器寬度時，IP核輸出全精度結果，輸出的幅度反映濾波器增益。當輸出寬度設置為小于最大寄存器寬度時，輸出將被截斷，增益相應減小。

當IP核被配置為具有可編程速率變化時，隨著濾波器速率的改變，增益也相應地發生變化。當輸出被指定為全精度時，隨著速率的變化，增益的變化在IP核輸出幅度中是明顯的。當輸出被截斷時，IP核移動內部結果，給定當前速率變化的最大值，以完全占用輸出位。

4.4CIC濾波器時序描述

CIC濾波器接口采用AXI4-Stream協議進行輸入輸出數據處理。利用TVALID、TREADY和TDATA信號組合，實現上、下游模塊數據流交互，如圖13所示。

圖13、AXI傳輸時序圖

4.4.1 CIC抽取器時序圖

圖14顯示了下采樣因子R=4的CIC抽取器時序圖。該IP核未采用過采樣，每個時鐘上升沿輸入一個采樣數據。一些時鐘后，當m_axis_data_tvalid高電平時，指示第一個濾波輸出值可用。該時間間隔和下采樣因子R以及內部流水線寄存器設置參數相關。在第一個濾波輸出采樣值后，后續輸出每隔R個時鐘周期輸出一個濾波數據。

圖14、CIC抽取器、固定速率，單通道

圖15顯示了相同的濾波器，輸入采樣周期為3。在圖中A點波形，CIC IP核準備好接受數據，但是主機未提供。CIC IP核持續詢問，直到在B點提供數據。在C點主機在CIC IP核詢問前提供了數據，主機持續提供，直到D點CIC IP核可以接收數據。

圖15、CIC抽取器、固定速率，單通道，過采樣

多通道抽取器可以配置為兩種模式：數據塊模式和數據流模式：

• 數據塊模式：每個數據通道按照背靠背傳輸，即傳輸通道N數據后立即傳輸N+1通道數據；
• 數據流模式：采樣通道在整個多通道周期均勻輸出。

圖16顯示了R=4時，多通道CIC時序圖。在該舉例中，抽取濾波器使用數據塊模式處理3個通道數據。DIN接口按照時分復用方式輸入數據，抽取輸出DOUT顯示了時分復用數據，CHAN_OUT顯示了對應的通道號。

圖16、CIC抽取器，固定速率，多通道，數據塊模式

圖17顯示了數據流模式下相同濾波器配置時序圖。

圖17、CIC抽取器，固定速率，多通道，數據流模式

圖18顯示了CIC抽取器可編程速率時序圖。圖中抽取器初始下采樣率R=4，在一定時間后，下采樣率變為R=7。圖中A點s_axis_config_tvalid高電平時，指示速率改變可用。CIC IP核在下一采樣時鐘接收此速率改變，同時，s_axis_config_tready會拉低一個時鐘，以防止上游主機插入新的速率改變因子。

圖18、可編程速率CIC抽取器

4.4.2 CIC內插器時序圖

圖19顯示了CIC內插器時序圖，上采樣因子R=4。新的采樣數據每4個時鐘接收一個。在開始一定延遲之后，m_axis_data_tvalid插入，新的濾波器輸出數據在后續每個時鐘沿可用。圖中A點波形，主機在CIC IP核請求之前提供數據，直到CIC IP核在B點可以接收數據。同樣，C點CIC IP核持續請求主機發送數據，主機直到D點提供數據。

圖19、CIC內插器，固定速率，單通道

圖20顯示了相同的濾波器配置，輸入采樣周期為8的時序圖。

圖20、CIC內插器，固定速率，單通道，過采樣

同樣，多通道內插器可以配置兩種時序模式：數據塊模式和數據流模式。

• 數據塊模式：通道數據背靠背傳輸，即第N個通道傳輸完后立即傳輸第N+1個通道數據。
• 數據流模式：采樣通道在整個多通道周期均勻輸出。

圖21和圖22顯示了這兩種模式時序圖。

圖21、CIC內插器，固定速率，多通道，數據塊模式

圖22、CIC內插器，固定速率，多通道，數據流模式

圖23顯示了CIC內插器采用可編程速率時序圖。在該圖中，內插器開始采用R=4上采樣，一定時間后，R=7。速率改變后，s_axis_config_tready拉低，直到速率R=7已經配置成功。

圖23、CIC內插器使用可編程速率

延伸閱讀：數字信號處理(三)：Xilinx FFT IP核詳解(三)

總結

以上是生活随笔為你收集整理的ise的时钟ip核_Vivado CIC IP核滤波器详解（一）的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。