《2019計(jì)算機(jī)組成原理復(fù)習(xí)題(一)》由會(huì)員分享，可在線閱讀，更多相關(guān)《2019計(jì)算機(jī)組成原理復(fù)習(xí)題(一)(3頁(yè)珍藏版)》請(qǐng)?jiān)谌巳宋膸?kù)網(wǎng)上搜索。

1、一、填空類型題1設(shè)浮點(diǎn)數(shù)階碼為8位(含1位階符)，尾數(shù)為24位(含1位數(shù)符)，則32位二進(jìn)制補(bǔ)碼浮點(diǎn)規(guī)格化數(shù)對(duì)應(yīng)的十進(jìn)制真值范圍是：最大正數(shù)為 二的127次方乘以(1-2的23次方分之一) ，最小正數(shù)為 2的負(fù)127次方*2的負(fù)23次方 ，最大負(fù)數(shù)為 -2的127次方*2的23次方分分之一) ，最小負(fù)數(shù)為 -2的127次方*(1-2的23次方分之一)。 2一個(gè)總線傳輸周期包括 申請(qǐng)分配階段、 尋址階段 、 傳輸階段 和 結(jié)束階段，四個(gè)階段。 3CPU采用同步控制方式時(shí)，控制器使用 機(jī)器周期 和 節(jié)拍 組成的多極時(shí)序系統(tǒng)。 4在組合邏輯控制器中，微操作控制信號(hào)由 指令操作碼 、 時(shí)序 和 狀態(tài)條。

2、件 決定。可直接尋址的范圍是 C ，一次間址的范圍是 D 。 5影響流水線斷流的三種相關(guān)是__結(jié)構(gòu)相關(guān)_ 、 數(shù)據(jù)相關(guān)和_控制相關(guān)_。6在寫操作時(shí)，對(duì)Cache與主存單元同時(shí)修改的方法稱作 寫直達(dá)法 ，若每次只暫時(shí)寫入Cache，直到替換時(shí)才寫入主存的方法稱作 寫回法 。7I/O的編址方式可分為 不統(tǒng)一編址 和 統(tǒng)一編址兩大類，前者需有獨(dú)立的I/O指令，后者可通過(guò) 訪存 指令和設(shè)備交換信息。8變址尋址和基址尋址的區(qū)別是：在基址尋址中，基址寄存器提供 基地址 ， 指令提供 偏移量 ； 而在變址尋址中，變址寄存器提供 偏移量 ，指令提供 基地址 。9設(shè)相對(duì)尋址的轉(zhuǎn)移指令占2個(gè)字節(jié)，第一字節(jié)為操作碼。

3、，第二字節(jié)是位移量(用補(bǔ)碼表示)，每當(dāng)CPU從存儲(chǔ)器取出一個(gè)字節(jié)時(shí)，即自動(dòng)完成(pc)+ 1 pc。設(shè)當(dāng)前指令地址為3008H，要求轉(zhuǎn)移到300FH，則該轉(zhuǎn)移指令第二字節(jié)的內(nèi)容應(yīng)為 05H 。若當(dāng)前指令地址為300FH，要求轉(zhuǎn)移到3004H，則該轉(zhuǎn)移指令第二字節(jié)的內(nèi)容為 F3H(補(bǔ)碼) 。10在DMA方式中，CPU和DMA控制器通常采用三種方法來(lái)分時(shí)使用主存，它們是 _停止CPU訪問(wèn)主存_、_周期挪用_和_DMA和CPU交替訪問(wèn)主存_。 11動(dòng)態(tài)RAM靠 電容儲(chǔ)存電荷 的原理存儲(chǔ)信息，因此一般在 2ms 時(shí)間內(nèi)必須刷新一次，刷新與 行 址有關(guān)，該地址由 刷新地址計(jì)數(shù)器 給出。12設(shè) n = 1。

4、6 (不包括符號(hào)位)，機(jī)器完成一次加和移位各需100ns，則原碼一位乘最多需3200 ns,補(bǔ)碼Booth算法最多需 3300 ns13目前并行進(jìn)位鏈有_單重分組_、_雙重分組_。14影響流水線性能的因素主要反映在 訪問(wèn)沖擊 和 相關(guān)問(wèn)題 兩個(gè)方面。15在總線的異步通信方式中，通信的雙方可以通過(guò) 不互鎖 、 半互鎖 和 全互鎖 三種類型聯(lián)絡(luò)。16CPU從主存取出一條指令并執(zhí)行該指令的時(shí)間叫 指令周期 ，它通常包含若干個(gè) 機(jī)器周期 ，而后者又包含若干個(gè) 時(shí)鐘周期 。 二、簡(jiǎn)單類型題1CPU包括哪幾個(gè)工作周期？每個(gè)工作周期訪存的作用是什么。1取址周期是為了取指令2間址周期是為了取有效地址3執(zhí)行周期。

5、是為了取操作數(shù)4中斷周期是為了保存程序斷點(diǎn)2什么是指令周期、機(jī)器周期和時(shí)鐘周期？三者有何關(guān)系? 答：(指令周期是指cpu取出并執(zhí)行一條指令的所需全部是間，即完成一條指令的時(shí)間。機(jī)器周期所有指令執(zhí)行過(guò)程中的一個(gè)基準(zhǔn)時(shí)間通常以存儲(chǔ)周期作為機(jī)器周期。時(shí)鐘周期是機(jī)器主頻的倒數(shù)，也可以稱為節(jié)拍，他是控制計(jì)算機(jī)操作的最小單元。一個(gè)只指令周期包括若干機(jī)器周期，一個(gè)機(jī)器周期又包含若干時(shí)鐘周期。每個(gè)指令周期內(nèi)的機(jī)器周期個(gè)數(shù)可不等，每個(gè)機(jī)器周期內(nèi)的時(shí)鐘周期個(gè)數(shù)也可不等。)3某機(jī)有五個(gè)中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為L(zhǎng)0,L1,L2,L3,L4，現(xiàn)要求優(yōu)先順序改為L(zhǎng)3,L2,L4,L1,L0，寫出各中斷源的屏。

6、蔽字中斷源 屏 蔽 字L3 10000L2 11000L4 11100L1 11110L0 111114總線通信控制有幾種方式，簡(jiǎn)要說(shuō)明各自的特點(diǎn)。1同步通信 特點(diǎn)：總線傳輸周期越短，數(shù)據(jù)線的位數(shù)也多，直接影響總線的數(shù)據(jù)傳輸率。2異步通信 特點(diǎn)：允許各模塊的速度不一致，給設(shè)計(jì)這充分的靈活性和選擇的余地。3半同步通信 特點(diǎn)：既保留拉同步通信的特點(diǎn)又允許不同速度的模塊和諧的工作。4 分離式通信 特點(diǎn)：各模塊占總線必須申請(qǐng)，。P665控制器中常采用哪些控制方式，各有何特點(diǎn)？1同步控制即微操作序列由基準(zhǔn)時(shí)標(biāo)系統(tǒng)控制，每個(gè)操作出現(xiàn)的時(shí)間與基準(zhǔn)時(shí)標(biāo)一致。2一部控制不存在基準(zhǔn)時(shí)標(biāo)信號(hào)，微操作的時(shí)序是由專用的。

7、應(yīng)答線路控制，即控制器發(fā)生在某個(gè)微操作控制信號(hào)之后，等待執(zhí)行部件完成該操作時(shí)所發(fā)回的“回答”或“終了”信號(hào)，再開始下一個(gè)微操作。聯(lián)合控制是同步控制和異步控制的結(jié)合體，即大部分微操作在同步控制下進(jìn)行，而對(duì)那些時(shí)間難以控制的微操作，例如IO操作，則采用異步控制。6異步通信與同步通信的主要區(qū)別是什么，說(shuō)明通信雙方如何聯(lián)絡(luò)。同步通信與異步通信主要區(qū)別在于前者有公共時(shí)鐘，總線上的設(shè)備按同一時(shí)序，統(tǒng)一的傳輸周期進(jìn)行信息傳輸，通信雙方按約定好的時(shí)序聯(lián)絡(luò)。后者沒(méi)有公共時(shí)鐘，沒(méi)有固定的傳輸周期，采用應(yīng)答方式通信，集體的聯(lián)絡(luò)方式有不互鎖，版互鎖，全互鎖三種。不互鎖方式通信雙方?jīng)]有相互制約的關(guān)系，版互鎖方式通信雙方。

8、有簡(jiǎn)單的制約關(guān)系，全互鎖方式通信雙方有完全的制約關(guān)系。其中全互鎖通信可靠性最高。7除了采用高速芯片外，分別指出存儲(chǔ)器、運(yùn)算器、控制器和I/O 系統(tǒng)各自可采用什么方法提高機(jī)器速度，各舉一例簡(jiǎn)要說(shuō)明。儲(chǔ)存器采用多提交叉儲(chǔ)存器；運(yùn)算器采用快速進(jìn)位鏈；控制器采用指令流水；IO系統(tǒng)；采用DMA方式8說(shuō)明一次程序中斷的全過(guò)程。1保護(hù)現(xiàn)場(chǎng)2中斷服務(wù)3恢復(fù)現(xiàn)場(chǎng)4中斷返回9在DMA 方式中，CPU 和DMA 接口分時(shí)使用主存有幾種方法？簡(jiǎn)要說(shuō)明之.1 停止cpu訪問(wèn)主存。這種DMA在傳送一批數(shù)據(jù)時(shí)，獨(dú)占主存，CPU放棄啦地址線，數(shù)據(jù)線和有關(guān)控制線的使用權(quán)。在一批數(shù)據(jù)傳送完畢后，DMA接口吧總線的控制權(quán)交給CPU。

9、。顯然，這種方法在DMA傳送過(guò)程中，CPU基本處于不工作狀態(tài)或保持原狀態(tài)。2周期挪用。這種方法CPU按程序的要求訪問(wèn)主存，一旦I/O設(shè)備有DMA請(qǐng)求，則由I/O設(shè)備挪用一個(gè)存儲(chǔ)周期。此時(shí)CPU可完成自身的操作，但要停止訪存。顯然這種方法即實(shí)現(xiàn)了I/O傳送，有較好地發(fā)揮了主存和CPU的效率，是一種廣泛采用的方法。3DMA與CPU交替訪存。這種方法適合于CPU的工作周期比存取的周期長(zhǎng)的情況。如CPU的工作周期大于主存周期的二倍，則每個(gè)CPU周期的上半個(gè)周期專供DMA接口訪存，下半個(gè)周期專供CPU訪存。這種交替訪問(wèn)方式可使DMA傳送和CPU工作效率最高，但相應(yīng)的硬件邏輯更復(fù)雜。10.中斷隱指令功能。1)保存斷點(diǎn)2)暫不允許中斷3)引出中斷服務(wù)程序。

創(chuàng)作挑戰(zhàn)賽新人創(chuàng)作獎(jiǎng)勵(lì)來(lái)咯，堅(jiān)持創(chuàng)作打卡瓜分現(xiàn)金大獎(jiǎng)

總結(jié)

以上是生活随笔為你收集整理的2019计算机组成原理及答案,2019计算机组成原理复习题（一）的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問(wèn)題。

如果覺(jué)得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。