文 | 大順簡(jiǎn)要介紹了功耗的組成，在此基礎(chǔ)上從工藝、電路、門、系統(tǒng)四個(gè)層面探討了納米級(jí)超大規(guī)模集成電路的低功耗物理設(shè)計(jì)方法。

關(guān)鍵詞：納米級(jí)；超大規(guī)模集成電路；電路芯片；電路設(shè)計(jì)

02

納米級(jí)超大規(guī)模集成電路芯片低功耗物理設(shè)計(jì)方法

2.4?系統(tǒng)層面的芯片低功耗物理設(shè)計(jì)?

2.4.1?軟硬件劃分軟硬件劃分是指將電路系統(tǒng)分為軟件、硬件兩部分。目前，很多知名電子設(shè)計(jì)自動(dòng)化 EDA 公司已相繼發(fā)布了系統(tǒng)層面的電路設(shè)計(jì)軟件，能夠?qū)崿F(xiàn)電路系統(tǒng)層面軟硬件劃分，被行業(yè)廣泛應(yīng)用。例如，Synopsys 公司的 CoCentric 可以同時(shí)設(shè)計(jì)、仿真、實(shí)現(xiàn)多個(gè)系統(tǒng)核心元器件，Cadence 推出的 Virtual Component Co-design可以定義、分析、優(yōu)化系統(tǒng)層面的電路設(shè)計(jì)，給電路設(shè)計(jì)者提供了系統(tǒng)集成、驗(yàn)證所需技術(shù)和工具，圖形化界面方便設(shè)計(jì)人員進(jìn)行協(xié)同設(shè)計(jì)和驗(yàn)證。利用這些軟件設(shè)計(jì)人員可以從系統(tǒng)層面對(duì)軟件、硬件兩個(gè)角度綜合考慮，確定最佳設(shè)計(jì)方案。2.4.2 功耗管理功耗管理包括動(dòng)態(tài)、靜態(tài)兩種管理方式。動(dòng)態(tài)功耗管理是指根據(jù)實(shí)際情況控制空閑模塊關(guān)閉，以減少功耗。靜態(tài)功耗管理的對(duì)象是電路工作模式。如果系統(tǒng)空閑，則停止芯片工作，休眠系統(tǒng)，從而減少功耗。動(dòng)態(tài)功耗管理實(shí)現(xiàn)需要操作系統(tǒng)，因此其應(yīng)用受到限制。2.4.3 指令優(yōu)化指令優(yōu)化流程包括如下 4 步。(1)提取指令集。合理選用指令集可以讓系統(tǒng)功耗降至最低。(2)合理選擇指令長(zhǎng)度，提高程序代碼密度，從而降低對(duì)存儲(chǔ)器的訪問(wèn)，降低功耗。(3)優(yōu)化指令編碼，減少指令讀取時(shí)總線信號(hào)翻轉(zhuǎn)，以降低功耗。(4)壓縮指令，指令在內(nèi)存中進(jìn)行壓縮，輸入CPU 之前再解壓可以降低 CPU 功耗。

03

基于 Golden UPF 的低功耗物理設(shè)計(jì)流程

Golden UPF 主要有便于追蹤、無(wú)需修改 UPF 文件及設(shè)計(jì)效率高等優(yōu)點(diǎn)。因此，本次研究基于 GoldenUPF(Unified Power Format)進(jìn)行低功耗物理設(shè)計(jì)，在滿足電路性能需求的情況下實(shí)現(xiàn)低功耗設(shè)計(jì)目標(biāo)，設(shè)計(jì)基本流程如圖 2 所示。

在開始設(shè)計(jì)前要準(zhǔn)備好相應(yīng)資料，主要包括如下3 個(gè)。(1)網(wǎng)表。使用邏輯綜合工具，將設(shè)計(jì)好的 RTL代碼轉(zhuǎn)換為基于特定工藝庫(kù)的邏輯門級(jí)網(wǎng)表。(2)SDC 文件。用 Tcl 語(yǔ)言編寫用于表述設(shè)計(jì)目標(biāo)的一種文件，如面積、時(shí)序、功耗等方面的設(shè)計(jì)目標(biāo)。目前，電路低功耗設(shè)計(jì)多采用多重邊角多重模式(MCMM)需多個(gè) SDC 文件來(lái)確保設(shè)計(jì)正確。(3)UPF 文件。Unified Power Format 文件對(duì)電路低功耗物理設(shè)計(jì)思路進(jìn)行了規(guī)定，用于設(shè)計(jì)的全過(guò)程。準(zhǔn)備好這些資料之后，通過(guò)低功耗物理設(shè)計(jì)將網(wǎng)表轉(zhuǎn)換成 GDS2 格式版圖文件，經(jīng)多次 ECO 修復(fù)時(shí)序違例后，在 MVtool 中檢查低功耗器件插入正確性。再抽取版圖 RC 參數(shù)，使用功耗分析軟件讀取 ICC 輸出的門級(jí)網(wǎng)表、對(duì)應(yīng) UPF 對(duì)電路功耗進(jìn)行計(jì)算。本文簡(jiǎn)要介紹了電路功耗的構(gòu)成，分別從工藝、電路、門、系統(tǒng)四個(gè)層面研究了低功耗物理設(shè)計(jì)方法，但是低功耗設(shè)計(jì)領(lǐng)域還有很多待解決的問(wèn)題，因此還有待進(jìn)一步研究，以不斷降低芯片功耗。

總結(jié)

以上是生活随笔為你收集整理的超大规模集成电路_纳米级超大规模集成电路芯片低功耗物理设计分析（二）的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問(wèn)題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。