STM32—— AHB、APB详解
版權(quán)聲明：本文為博主原創(chuàng)文章，未經(jīng)博主允許不得轉(zhuǎn)載。
一、概括
首先，說點(diǎn)不靠譜的，APB和AHB總線，我個(gè)人感覺這個(gè)類似于個(gè)人PC系統(tǒng)里的北橋和南橋總線。
南橋總線上掛接的都是鼠標(biāo)、鍵盤這些慢速的設(shè)備，北橋上掛接顯卡等高速設(shè)備。南橋頻率低，北橋頻率高。另外，南橋最后也要接到北橋上。
這些感覺都類似于APB和AHB。
AHB，是Advanced High performance Bus的縮寫，譯作高級(jí)高性能總線，這是一種“系統(tǒng)總線”。
AHB主要用于高性能模塊(如CPU、DMA和DSP等)之間的連接。AHB 系統(tǒng)由主模塊、從模塊和基礎(chǔ)結(jié)構(gòu)(Infrastructure)3部分組成，整個(gè)AHB總線上的傳輸都由主模塊發(fā)出，由從模塊負(fù)責(zé)回應(yīng)。APB，是Advanced
Peripheral Bus的縮寫，這是一種外圍總線。
APB主要用于低帶寬的周邊外設(shè)之間的連接，例如UART、1284等，它的總線架構(gòu)不像 AHB支持多個(gè)主模塊，在APB里面唯一的主模塊就是APB 橋。再往下，APB2負(fù)責(zé)AD，I/O，高級(jí)TIM，串口1；APB1負(fù)責(zé)DA，USB，SPI，I2C，CAN，串口2345，普通TIM。
這兩者都是總線，符合AMBA規(guī)范。
二、準(zhǔn)備知識(shí)
????片上總線標(biāo)準(zhǔn)種類繁多，而由ARM公司推出的AMBA片上總線受到了廣大IP開發(fā)商和SoC系統(tǒng)集成者的青睞，已成為一種流行的工業(yè)標(biāo)準(zhǔn)片上結(jié)構(gòu)。AMBA規(guī)范主要包括了AHB(Advanced
High performance Bus)系統(tǒng)總線和APB(Advanced Peripheral Bus)外圍總線。二者分別適用于高速與相對(duì)低速設(shè)備的連接。
由于時(shí)鐘是一個(gè)由內(nèi)而外的東西，具體設(shè)置要從寄存器開始。
RCC?寄存器結(jié)構(gòu)，RCC_TypeDeff，在文件“stm
32f10x_map.h”中定義如下：?
typedef struct
{
vu32 CR;
vu32 CFGR;
vu32 CIR;
vu32 APB2RSTR;
vu32 APB1RSTR;
vu32 AHBENR;
vu32 APB2ENR;
vu32 APB1ENR;
vu32 BDCR;
vu32 CSR;
} RCC_TypeDef;
????這些寄存器的具體定義和使用方式參見芯片手冊(cè)，因?yàn)?span lang="EN-US" style="">C語(yǔ)言的開發(fā)可以不和他們直接打交道，當(dāng)然如果能夠加以理解和記憶，無疑是百利而無一害。
????如果外接晶振為8Mhz，最高工作頻率為72Mhz，顯然需要用PLL倍頻9倍，這些設(shè)置都需要在初始化階段完成。為了方便說明，以例程的RCC設(shè)置函數(shù)，并用中文注釋的形式加以說明：
static void RCC_Config(void)
{
????RCC_DeInit();??
????RCC_HSEConfig(RCC_HSE_ON);
????HSEStartUpStatus = RCC_WaitForHSEStartUp();
????if (HSEStartUpStatus == SUCCESS)
????{
????????FLASH_PrefetchBufferCmd(FLASH_PrefetchBuffer_Enable);??
????????FLASH_SetLatency(FLASH_Latency_2);
????????RCC_HCLKConfig(RCC_SYSCLK_Div1);
????????RCC_PCLK2Config(RCC_HCLK_Div1);
????????RCC_PCLK1Config(RCC_HCLK_Div2);
????????RCC_ADCCLKConfig(RCC_PCLK2_Div6);
????????RCC_PLLConfig(RCC_PLLSource_HSE_Div1, RCC_PLLMul_9);
????????RCC_PLLCmd(ENABLE)；
????????while (RCC_GetFlagStatus(RCC_FLAG_PLLRDY) == RESET)
????????{}
????????RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK);
????????while (RCC_GetSYSCLKSource() != 0x08)
????????{}
????}
????
????//使能外圍接口總線時(shí)鐘，注意各外設(shè)的隸屬情況，不同芯片的分配不同，到時(shí)候查手冊(cè)就可以
????RCC_AHBPeriphClockCmd(RCC_AHBPeriph_FSMC, ENABLE);
????RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOD | RCC_APB2Periph_GPIOE |
???????????????????????????RCC_APB2Periph_GPIOF | RCC_APB2Periph_GPIOG |
???????????????????????????RCC_APB2Periph_AFIO, ENABLE);
}
????由上述程序可以看出系統(tǒng)時(shí)鐘的設(shè)定是比較復(fù)雜的，外設(shè)越多，需要考慮的因素就越多。同時(shí)這種設(shè)定也是有規(guī)律可循的，設(shè)定參數(shù)也是有順序規(guī)范的，這是應(yīng)用中應(yīng)當(dāng)注意的，例如PLL的設(shè)定需要在使能之前，一旦PLL使能后參數(shù)不可更改。
????經(jīng)過此番設(shè)置后，對(duì)于外置8Mhz晶振的情況下，系統(tǒng)時(shí)鐘為72Mhz，高速總線和低速總線2都為72Mhz，低速總線1為36Mhz，ADC時(shí)鐘為12Mhz，USB時(shí)鐘經(jīng)過1.5分頻設(shè)置就可以實(shí)現(xiàn)48Mhz的數(shù)據(jù)傳輸。
????一般性的時(shí)鐘設(shè)置需要先考慮系統(tǒng)時(shí)鐘的來源，是內(nèi)部RC還是外部晶振還是外部的振蕩器，是否需要PLL。然后考慮內(nèi)部總線和外部總線，最后考慮外設(shè)的時(shí)鐘信號(hào)。遵從先倍頻作為CPU時(shí)鐘，然后在由內(nèi)向外分頻，下級(jí)遷就上級(jí)的原則。?
三、時(shí)鐘&&預(yù)分頻
如果使用內(nèi)部RC振蕩器而不使用外部晶振，請(qǐng)按照如下方法處理：
1）對(duì)于100腳或144腳的產(chǎn)品，OSC_IN應(yīng)接地，OSC_OUT應(yīng)懸空。
2）對(duì)于少于100腳的產(chǎn)品，有2種接法：
???i）OSC_IN和OSC_OUT分別通過10K電阻接地。此方法可提高EMC性能。
???ii）分別重映射OSC_IN和OSC_OUT至PD0和PD1，再配置PD0和PD1為推挽輸出并輸出'0'。此方法可以減小功耗并(相對(duì)上面i)節(jié)省2個(gè)外部電阻。
STM32時(shí)鐘系統(tǒng)結(jié)構(gòu)圖
????時(shí)鐘是STM32單片機(jī)的脈搏，是單片機(jī)的驅(qū)動(dòng)源。使用任何一個(gè)外設(shè)都必須打開相應(yīng)的時(shí)鐘。這樣的好處就是，如果不使用一個(gè)外設(shè)的時(shí)候，就把它的時(shí)鐘關(guān)掉，從而可以降低系統(tǒng)的功耗，達(dá)到節(jié)能，實(shí)現(xiàn)低功耗的效果。
STM32單片機(jī)的時(shí)鐘可以由以下3個(gè)時(shí)鐘源提供：
1、HSI:高速內(nèi)部時(shí)鐘信號(hào)STM32單片機(jī)內(nèi)帶的時(shí)鐘 (8M頻率), 精度較差
2、HSE:高速外部時(shí)鐘信號(hào)，精度高。
???????來源：i. HSE外部晶體/陶瓷諧振器(晶振)；
????????????ii.HSE用戶外部時(shí)鐘?????????
3、LSE:低速外部晶體 32.768kHz 主要提供一個(gè)精確的時(shí)鐘源 一般作為RTC時(shí)鐘使用
????STM32單片機(jī)的將時(shí)鐘信號(hào)(例如HSE)經(jīng)過分頻或倍頻(PLL)后,得到系統(tǒng)時(shí)鐘，系統(tǒng)時(shí)鐘經(jīng)過分頻，產(chǎn)生外設(shè)所使用的時(shí)鐘。
????上圖為STM32整個(gè)時(shí)鐘架構(gòu)。
????為了便于更好了解STM32單片機(jī)的時(shí)鐘，下面以HSE時(shí)鐘的使用為例。
????設(shè)置時(shí)鐘流程：
????1、將RCC寄存器重新設(shè)置為默認(rèn)值??????RCC_DeInit
????2、打開外部高速時(shí)鐘晶振HSE??????????RCC_HSEConfig(RCC_HSE_ON);
????3、等待外部高速時(shí)鐘晶振工作?????????HSEStartUpStatus = RCC_WaitForHSEStartUp();
????4、設(shè)置AHB時(shí)鐘?????????????????????RCC_HCLKConfig;
????5、設(shè)置高速AHB時(shí)鐘?????????????????RCC_PCLK2Config;
????6、設(shè)置低速速AHB時(shí)鐘???????????????RCC_PCLK1Config
????7、設(shè)置PLL????????????????????????RCC_PLLConfig
????8、打開PLL????????????????????????RCC_PLLCmd(ENABLE);
????9、等待PLL工作????????????while(RCC_GetFlagStatus(RCC_FLAG_PLLRDY) == RESET) ?
????10、設(shè)置系統(tǒng)時(shí)鐘??????????RCC_SYSCLKConfig
????11、判斷是否PLL是系統(tǒng)時(shí)鐘??????while(RCC_GetSYSCLKSource() != 0x08)
????12、打開要使用的外設(shè)時(shí)鐘???????RCC_APB2PeriphClockCmd()/RCC_APB1PeriphClockCmd（）
?
????在STM32中，有五個(gè)時(shí)鐘源，為HSI、HSE、LSI、LSE、PLL。
????HSI是高速內(nèi)部時(shí)鐘，RC振蕩器，頻率為8MHz。
????HSE是高速外部時(shí)鐘，可接石英/陶瓷諧振器，或者接外部時(shí)鐘源，頻率范圍為4MHz~16MHz。
????LSI是低速內(nèi)部時(shí)鐘，RC振蕩器，頻率為40kHz。
????LSE是低速外部時(shí)鐘，接頻率為32.768kHz的石英晶體。
????PLL為鎖相環(huán)倍頻輸出，其時(shí)鐘輸入源可選擇為HSI/2、HSE或者HSE/2。倍頻可選擇為2~16倍，但是其輸出頻率最大不得超過72MHz。
????其中40kHz的LSI供獨(dú)立看門狗IWDG使用，另外它還可以被選擇為實(shí)時(shí)時(shí)鐘RTC的時(shí)鐘源。另外，實(shí)時(shí)時(shí)鐘RTC的時(shí)鐘源還可以選擇LSE，或者是HSE的128分頻。RTC的時(shí)鐘源通過RTCSEL[1:0]來選擇。
????STM32中有一個(gè)全速功能的USB模塊，其串行接口引擎需要一個(gè)頻率為48MHz的時(shí)鐘源。該時(shí)鐘源只能從PLL輸出端獲取，可以選擇為1.5分頻或者1分頻，也就是，當(dāng)需要使用USB模塊時(shí)，PLL必須使能，并且時(shí)鐘頻率配置為48MHz或72MHz。
???另外，STM32還可以選擇一個(gè)時(shí)鐘信號(hào)輸出到MCO腳(PA8)上，可以選擇為PLL輸出的2分頻、HSI、HSE、或者系統(tǒng)時(shí)鐘。
???系統(tǒng)時(shí)鐘SYSCLK，它是供STM32中絕大部分部件工作的時(shí)鐘源。系統(tǒng)時(shí)鐘可選擇為PLL輸出、HSI或者HSE。系統(tǒng)時(shí)鐘最大頻率為72MHz，它通過AHB分頻器分頻后送給各模塊使用，AHB分頻器可選擇1、2、4、8、16、64、128、256、512分頻。其中AHB分頻器輸出的時(shí)鐘送給5大模塊使用：
???1）送給AHB總線、內(nèi)核、內(nèi)存和DMA使用的HCLK時(shí)鐘。
???2）通過8分頻后送給Cortex的系統(tǒng)定時(shí)器時(shí)鐘。
???3）直接送給Cortex的空閑運(yùn)行時(shí)鐘FCLK。
???4）送給APB1分頻器。APB1分頻器可選擇1、2、4、8、16分頻，其輸出一路供APB1外設(shè)使用(PCLK1，最大頻
??????率36MHz)，另一路送給定時(shí)器(Timer)2、3、4倍頻器使用。該倍頻器可選擇1或者2倍頻，時(shí)鐘輸出供定
??????時(shí)器2、3、4使用。
???5）送給APB2分頻器。APB2分頻器可選擇1、2、4、8、16分頻，其輸出一路供APB2外設(shè)使用(PCLK2，最大頻
??????率72MHz)，另一路送給定時(shí)器(Timer1)倍頻器使用。該倍頻器可選擇1或者2倍頻，時(shí)鐘輸出供定時(shí)器1使
??????用。另外，APB2分頻器還有一路輸出供ADC分頻器使用，分頻后送給ADC模塊使用。ADC分頻器可選擇為
??????2、4、6、8分頻。
????在以上的時(shí)鐘輸出中，有很多是帶使能控制的，例如AHB總線時(shí)鐘、內(nèi)核時(shí)鐘、各種APB1外設(shè)、APB2外設(shè)等等。當(dāng)需要使用某模塊時(shí)，記得一定要先使能對(duì)應(yīng)的時(shí)鐘。
????需要注意的是定時(shí)器的倍頻器，(定時(shí)器時(shí)鐘之前有一個(gè)乘法器，它的操作不是由程序控制的，是由硬件根據(jù)前一級(jí)的APB預(yù)分頻器的輸出自動(dòng)選擇)當(dāng)APB的分頻為1時(shí)(這個(gè)乘法器無作用)，它的倍頻值為1，否則它的倍頻值就為2(即將APB預(yù)分頻器輸出的頻率乘2，這樣可以保證定時(shí)器可以得到最高的72MHz時(shí)鐘脈沖)。
????連接在APB1(低速外設(shè))上的設(shè)備有：電源接口、備份接口、CAN、USB、I2C1、I2C2、UART2、UART3、SPI2、窗口看門狗、Timer2、Timer3、Timer4。注意USB模塊雖然需要一個(gè)單獨(dú)的48MHz時(shí)鐘信號(hào)，但它應(yīng)該不是供USB模塊工作的時(shí)鐘，而只是提供給串行接口引擎(SIE)使用的時(shí)鐘。USB模塊工作的時(shí)鐘應(yīng)該是由APB1提供的。
????連接在APB2(高速外設(shè))上的設(shè)備有：UART1、SPI1、Timer1、ADC1、ADC2、所有普通IO口(PA~PE)、第二功能IO口。
????在單片機(jī)系統(tǒng)中，CPU和總線以及外設(shè)的時(shí)鐘設(shè)置是非常重要的，因?yàn)闆]有時(shí)鐘就沒有時(shí)序，組合電路需要好好理解清楚。
四、FLCK、HCLK和PCLK
1）FLCK、HCLK和PCLK的關(guān)系
?
S3C2440有三個(gè)時(shí)鐘FLCK、HCLK和PCLK
?
s3c2440官方手冊(cè)上說P7-8寫到：
?
FCLK is used by ARM920T，內(nèi)核時(shí)鐘，主頻。
?
HCLK is used for AHB bus, which is used by the ARM920T, the memory controller, the interrupt controller, the LCD controller, the DMA and USB host block.也就是總線時(shí)鐘，包括USB時(shí)鐘。
?
PCLK is used for APB bus, which is used by the peripherals such as WDT, IIS, I2C, PWM timer, MMC interface,ADC, UART, GPIO, RTC and SPI.即IO接口時(shí)鐘，例如串口的時(shí)鐘設(shè)置就是從PCLK來的；
?
那么這三個(gè)時(shí)鐘是什么關(guān)系呢？
?
這三個(gè)時(shí)鐘通常設(shè)置為1:4:8，1:3:6的分頻關(guān)系，也就說如果主頻FLCK是400MHz，按照1:4:8的設(shè)置，那么HLCK是100MHz，PLCK是50MHz
?
寄存器CLKDIVN表明并設(shè)置了這三個(gè)時(shí)鐘的關(guān)系
?
如果CLKDIVN設(shè)置為0x5,那么比例即為1:4:8，前提是CAMDIVN[9]為0.
?
2）輸入時(shí)鐘FIN與主頻FCLK的關(guān)系
?
現(xiàn)代的CPU基本上都使用了比主頻低的多的時(shí)鐘輸入，在CPU內(nèi)部使用鎖相環(huán)進(jìn)行倍頻。對(duì)于S3C2440，常用的輸入時(shí)鐘FIN有兩種：12MHz和16.9344MHz，那么CPU是如何將FIN倍頻為FCLK的呢？
?
S3C2440使用了三個(gè)倍頻因子MDIV、PDIV和SDIV來設(shè)置將FIN倍頻為MPLL，也就是FCLK
?
MPLL=(2*m*FIN)/(p*2^s) where m=(MDIV+8), p=(PDIV+2), s="SDIV"
?
寄存器MPLLCON就是用來設(shè)置倍頻因子的
?
理論上，你可以通過設(shè)置該寄存器來實(shí)現(xiàn)不同的頻率，然而，由于實(shí)際存在的各種約束關(guān)系，設(shè)置一個(gè)適當(dāng)?shù)念l率并不容易，手冊(cè)上列出了一些常用頻率的表格，
?
例如，假設(shè)輸入時(shí)鐘FIN=16.9344M，MDIV=110, PDIV="3", SDIV="1"，
?
利用上面的公式，FCLK=2*16.9344*(110+8)/((2+3)*2)=399.65
?
3）關(guān)于USB時(shí)鐘
?
S3C2440有兩個(gè)鎖相環(huán)，一個(gè)主鎖相環(huán)MPLL提供給FCLK的，另外一個(gè)UPLL是提供給USB時(shí)鐘(48MHz)的,與MPLL一樣，UPLL的產(chǎn)生也是通過UPLLCON寄存器設(shè)置分頻因子得到，計(jì)算公式稍有不同：
?
UPLL=(m*FIN)/(p*2^s) where m=(MDIV+8), p=(PDIV+2), s="SDIV",同樣，可以通過查表得到一個(gè)合適的值。
?
最后值得一提的是，在CLKDIVN的第三位DIVN_UPLL用來設(shè)置USB時(shí)鐘UCLK和UPLL的關(guān)系，如果UPLL已經(jīng)是48Mhz了，那么這一位應(yīng)該設(shè)置為0，表示1:1的關(guān)系，否則是1：2的關(guān)系
?
2410的時(shí)鐘和電源管理
?
概述
?
時(shí)鐘和電源管理模塊由3部分組成：時(shí)鐘控制、USB控制、電源控制。
?
時(shí)鐘控制部分產(chǎn)生3種時(shí)鐘信號(hào)：CPU用的FCLK,AHB總線用的HCLK,APB總線用的PCLK。有2個(gè)鎖相環(huán)，一個(gè)用于FCLK HCLK PCLK,另一個(gè)用于48MHz的USB時(shí)鐘。可以通過不使能鎖相環(huán)來達(dá)到慢速省電目的。
?
電源管理模塊提供了4種模式：Normal模式、Slow模式、Idle模式、Power_Off模式。
?
Normal Mode
?
該模式下如果所有外圍設(shè)備都打開時(shí)電流消耗最大，允許用戶通過軟件關(guān)閉外圍設(shè)備達(dá)到省電目的。
?
Slow Mode
?
不采用PLL的模式，能量消耗僅取決于外時(shí)鐘的頻率。由外部提供的時(shí)鐘源作FCLK。
?
Idle Mode
?
關(guān)掉了給cpu的FCLK時(shí)鐘，但外圍設(shè)備時(shí)鐘仍存在，任何到CPU的中斷請(qǐng)求可以將cpu喚醒。
?
Power_off Mode
?
這種模式關(guān)掉了內(nèi)部供電，僅有給wake_up部分的供電還存在。可以通過外部中斷或?qū)崟r(shí)時(shí)鐘中斷可以喚醒。
?
功能描述
?
時(shí)鐘結(jié)構(gòu)：主時(shí)鐘源來自外部晶振XTlpll或外部時(shí)鐘EXTCLK。
?
時(shí)鐘源選擇：通過OM[3: 2]的高低電平選擇，現(xiàn)在我們采用00。OM[3：2]的狀態(tài)在nRESET的上升沿鎖存。盡管MPLL在上電復(fù)位后就開始工作，但是MPLL輸出不作為系統(tǒng)時(shí)鐘，只有對(duì)MPLLCON寫入適當(dāng)?shù)臄?shù)值后才可以。即使用戶不想改變MPLLCON的值，也要重新寫一遍才能使其起作用。
?
時(shí)鐘控制邏輯：時(shí)鐘控制邏輯決定要使用的時(shí)鐘源，當(dāng)鎖相環(huán)被設(shè)置為一個(gè)新的值時(shí)，時(shí)鐘控制邏輯切斷FCLK直到PLL輸出穩(wěn)定。時(shí)鐘控制邏輯在上電復(fù)位或從power_down狀態(tài)啟動(dòng)時(shí)使能。
?
上電復(fù)位：注意上電后必須通過設(shè)置PLLCON才能使PLL作用。
?
在正常操作狀態(tài)下改變PLL設(shè)置：通過改變ＰＭＳ的值來實(shí)現(xiàn)。
?
ＵＳＢ時(shí)鐘控制：ＵＣＬＫ不起作用直到ＵＰＬＬ被設(shè)置。
?
ＦＣＬＫ、ＨＣＬＫ、ＰＣＬＫ：可以通過HDIVN、PDIVN、CLKDIVN來改變3種時(shí)鐘的比率，推薦采用1：2：4的比率。在設(shè)置完PMS的值后，需要設(shè)置CLKDIVN寄存器，該寄存器設(shè)置的值在PLL鎖定后生效，只需要1.5個(gè)HCLK即可完成比率的修改。
?
電源管理：4種模式及特點(diǎn)。
?
Power_Off模式：外部中斷EINT[15:0]或RTC alarm中斷可以從該模式wakeup.
?
進(jìn)入PowerOff模式的流程：1。將GPIO端口設(shè)置為適當(dāng)?shù)臓顟B(tài)；2。……….
?
VDDi和VDDiarm的控制：在PowerOff模式，僅VDDi和VDDiarm通過PWREN管腳控制被關(guān)閉。如果PWREN為高，VDDi和VDDiarm被外部電源提供，如果為低則關(guān)閉。 盡管VDDi，VDDiarm，VDDi_MPLL，VDDi_UPLL可能被關(guān)閉，其他電源必須被提供。
?
EINT[15:0]啟動(dòng)信號(hào)： EINTn管腳必須被設(shè)置為中斷管腳，在啟動(dòng)后，相應(yīng)的EINTn管腳將不被用作啟動(dòng)，可以被用作外部中斷請(qǐng)求。
?
電池故障信號(hào)(nBATT_FLT): 當(dāng)cpu不在PowerOff模式時(shí)，nBATT_FLT將要引起低電平觸發(fā)的中斷。當(dāng)在PowerOff模式時(shí)，nBATT_FLT信號(hào)將會(huì)禁止芯片從PowerOff模式啟動(dòng)，故所有的wakeup信號(hào)被屏蔽，此舉用來保護(hù)系統(tǒng)電量低時(shí)不出現(xiàn)故障。
?
時(shí)鐘和電源管理部分寄存器
?
LOCKTIME: ??UPLL、 MPLL鎖定時(shí)間的計(jì)數(shù)值。
?
MPLLCON ??UPLLCON: 這兩個(gè)寄存器都有MDIV PDIV SDIV設(shè)置，對(duì)于輸入１２Ｍ的晶振，有相應(yīng)的推薦值，產(chǎn)生２００Ｍ和４８Ｍ的頻率。
?
CLKCON: 為各種外圍接口提供時(shí)鐘。
?
CLKSLOW: 是否打開２個(gè)ＰＬＬ。
?
CLKDIVN: 設(shè)置CLK、HCLK、PCLK比率的寄存器。
總結(jié)
以上是生活随笔為你收集整理的STM32—— AHB、APB详解的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問題。
- 上一篇： python创建数据库字数不限制_tex
- 下一篇： 橘子游戏平台_apex英雄_游戏快速下载