房價在漲，客戶需求在漲，體重在漲，房租在漲，火氣在漲，唯一不漲的大概只有薪資了？？？

現(xiàn)在客戶好套路啊~我們賣的A+B，他非要讓我在B上開一個兼容C的口子，然后他用C+B。問題是C不是我們的產(chǎn)品啊~讓我們的A賣給誰去~讓我義(you)正(guai)言(you)辭(song)的拒絕了~

好了，進入主題，今天我們繼續(xù)講硬件設計思路。

信號是貫穿整個硬件系統(tǒng)的重要元素。它就像線，把一塊一塊布縫合在一起，讓它們產(chǎn)生互連；它又像染料，要按照圖案染色才能出現(xiàn)精美的花紋，若是不小心兩個染料混在一起，圖案上就會出現(xiàn)雜色，甚至順著紋理影響到整個花紋。

因此，我們在設計硬件的時候，為了避免信號之間的干擾，在設計之前就要考慮到每一種信號的特點，按照其特點來做合適的處理，避免信號的干擾與被干擾。

線路分兩種，電源線和信號線，信號線又可以分數(shù)字信號和模擬信號。我們這里提到的信號系統(tǒng)，包括電源和信號。我們知道板子畫好之后，是要做PI/SI仿真，看一下信號系統(tǒng)的完整性。系統(tǒng)不復雜的就會做一下CPU到MCP的PI/SI仿真，再嚴格一點，還會對一些高速信號線做仿真，比如USB3.0/MIPI/PCIE等，甚至還會給高速的SDIO信號做仿真。接下來分別來說各種信號的特點與設計時候的注意事項。

1、電源線

電源線是提供能量的線路，在板子上走的粗又短為宜。對于一些涉及范圍大的電源，還可以用鋪一個區(qū)域的銅來處理，讓電源更加均勻，比如DDR的電源，或者CPU核電源。

由于電源的線比較粗，且能量大，因此它不易被干擾。相反，若是開關(guān)電源，它會對其他信號產(chǎn)生輻射干擾，尤其是開關(guān)電源源端的電感干擾極大。因此，易受干擾的信號要遠離電源線走線。

2、模擬信號線

模擬信號是最容易收到干擾的信號。

所有射頻相關(guān)的信號線，全部都是易干擾信號，尤其是從transceiver出來到進入PA放大之前的信號，又小又脆弱，經(jīng)受不起任何風吹雨打，一定要愛護有加。信號線路周圍該挖空挖空，該做阻抗做阻抗，能不打孔最好就一個孔都不要打，按照最短距離出線，不要走直角，不要走在強干擾源旁邊等等。

總之，射頻信號直接關(guān)系著產(chǎn)品性能，信號串進去干擾是后期回板調(diào)試不能解決的問題，一定要改版才能解決，因此，射頻信號走線一定要注意再注意。

3G/4G PCB Layout走線圖

音頻信號、傳感器采集到的采樣信號也都是模擬信號，在他們還沒經(jīng)過ADC之前，都是易干擾的模擬信號，要上下左右都包地處理。并且走線盡量短。

3、數(shù)字信號線

數(shù)字信號分為高速信號和低速信號。通常來講，低速數(shù)字信號幾乎不會收到干擾，因此走向相對自由。通用GPIO線、I2C、SIM卡信號線都屬于低速的數(shù)字信號，通常不需要特別給于關(guān)注。

但高速信號線卻不同，也是一類容易受到干擾的信號。DDR的數(shù)據(jù)線、地址線，MIPI信號線、USB信號線，GMII信號線，PCIE線等都屬于高速信號線，容易受到外接的干擾，因為高速信號線，在傳輸過程中信號翻轉(zhuǎn)頻率很高。

USB 3.0模塊PCB Layout走線圖

1> 要走阻抗線，做阻抗匹配

信號從發(fā)射端傳到另外接收端(或者從接收端傳導發(fā)射端)的時候，因為發(fā)射端、接收端都有內(nèi)阻，信號線路上也有阻抗，這時就會產(chǎn)生信號反射，發(fā)射出去的信號達到接收端后，部分能量會反射回源端，這樣就會對源端發(fā)射的信號產(chǎn)生衰減(即能量損耗)，降低發(fā)射功率，嚴重時候會導致信號傳輸功率不夠，3GPP不達標。

傳輸線做阻抗匹配，就是為了防止信號反射而導致的發(fā)射信號能量衰減。因此對于高速信號，一定要走阻抗線，做好阻抗匹配，至于值做多大，要具體看布線和時序的要求。

2> 如果是總線或者差分線，按組包地，并且要走等

• 長包地是為了減少其他信號對其產(chǎn)生串擾，盡量上下左右全部包地；
• 走差分線可以很好的屏蔽共模干擾，(DDR的數(shù)據(jù)線和地址線不需要走差分)；
• 走等長則是為了在發(fā)射端和接收端信號頻率同步，從而更好的控制時序，不會引起信號時序錯亂。

3> 在一部分信號線的源端，需要并去耦電容，來減小線路耦合，同時可以有效防止地彈

我們知道了信號的特點，并且針對信號做的處理措施，就可以在布局的時候多考慮走線的順暢度。盡量將容易收到干擾的模塊緊挨相關(guān)模塊，這樣易受干擾的線就會盡量的短。

上邊提到的只是個大概的注意事項，實際過程中還需要多積累，靈活處理，才能讓整個硬件設計更加流暢、舒適。

未完待續(xù)~~~~~~

以上內(nèi)容為公眾號(硬件女工程師的日常)原創(chuàng)作品，版權(quán)歸作者所有，本頭條號已獲作者授權(quán)發(fā)布。 歡迎關(guān)注工程師小何，如果您覺得本文有點小用，可以點擊右上角“…”擴散到朋友圈~~~

總結(jié)

以上是生活随笔為你收集整理的allegro差分信号走线_浅谈硬件设计中的一些思路和方法（5）—信号系统，又学到了...的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。