FPGA教程目錄

MATLAB教程目錄

---------------------------------------------------------------------------------------

        Verilog HDL主要用于數(shù)字電路設(shè)計(jì)的描述，因此縮寫(xiě)的程序需要是可綜合的語(yǔ)句。而Verilog HDL語(yǔ)法中有大量的仿真驗(yàn)證語(yǔ)句，這些都屬于仿真測(cè)試時(shí)使用，不能被綜合成電路。所以在實(shí)際設(shè)計(jì)電路系統(tǒng)時(shí)，需要注意區(qū)分可綜合語(yǔ)句與testbench的區(qū)別。

       下面對(duì)可綜合的語(yǔ)句和不可綜合的 語(yǔ)句進(jìn)行總結(jié)整理：

1.可綜合關(guān)鍵詞總結(jié)：

端口信號(hào)

inout，input，output

參數(shù)

parameter

模塊	module，endmodule

總結(jié)

以上是生活随笔為你收集整理的15.verilog可综合语句设计综述的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問(wèn)題。

如果覺(jué)得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。