1 月 3 日，據(jù)韓媒 Business Korea 報道，三星電子已經(jīng)成功攻克了 3nm 和 1nm 工藝所使用的 GAA （GAA 即 Gate-All-Around，環(huán)繞式柵極）技術(shù)，正式向 3nm 制程邁出了重要一步，預(yù)計(jì)將于 2022 年開啟大規(guī)模量產(chǎn)。

　　其實(shí)在一年前，三星就開展了在 3nm GAA 工藝的工作，當(dāng)時他們的目標(biāo)是 2021 年實(shí)現(xiàn)量產(chǎn)，并在 2030 年成為世界第一的晶圓代工廠。三星對外宣稱的 GAA 技術(shù)英文名為 Multi-Bridge Channel FET（板片狀結(jié)構(gòu)多路橋接鰭片），縮寫為 MBCFET。與 FinFET 的不同之處在于，GAA 設(shè)計(jì)圍繞著通道的四個面周圍有柵極，從而確保了減少漏電壓并且改善了對通道的控制，這是縮小工藝節(jié)點(diǎn)時的基本步驟，使用更高效的晶體管設(shè)計(jì)，再加上更小的節(jié)點(diǎn)尺寸，和 5nm FinFET 工藝相比能實(shí)現(xiàn)更好的能耗比。

　　據(jù)了解，三星的 3nm GAA 工藝相比 5nm 工藝，可以讓芯片面積減少 35%，功耗下降約 50%，與 5nm FinFET 工藝相比，同樣功耗情況下性能提升 33%。并且，由于在 3nm 節(jié)點(diǎn)，三星采用了 GAA 工藝取代了之前的 FinFET 工藝，使得三星的 3nm 工藝整體表現(xiàn)要高于預(yù)期水平。

　　按照去年的說法，與 7LPP 工藝相比，三星原本預(yù)估 3nm GAA 工藝可將核心面積減少 45%，功耗降低 50%，性能提升 35%。而現(xiàn)在是將 3nm 同 5nm 進(jìn)行對比，各方面表現(xiàn)又有了不小的提升。而此前的資料顯示，三星的 5nm FinFET 工藝與 7LPP 相比，將邏輯區(qū)域效率提高了 25%，功耗降低了 20%，性能提高了 10%。

　　值得一提的是，三星一直被詬病的晶體管密度仍然未被提及。作為 GAA 技術(shù)的領(lǐng)頭羊，三星究竟能否借由 3nm 工藝翻盤，還需要時間來證明。

　　反觀競爭對手臺積電，該公司也已經(jīng)在規(guī)劃 3nm 制程量產(chǎn)，其位于南科的 3nm 廠環(huán)評已于去年順利通過，落腳在新竹的 3nm 研發(fā)廠房環(huán)評也順利通過初審，等到環(huán)評大會確認(rèn)結(jié)論后，預(yù)計(jì)可順利趕上量產(chǎn)時程。而根據(jù)之前的預(yù)計(jì)，臺積電 3nm 工藝將于 2023 年量產(chǎn)。不過，最近臺積電似乎將量產(chǎn)時間提前到了 2022 年。

　　日前，臺積電創(chuàng)始人張忠謀在談到三星時表示，三星是很厲害的對手，目前臺積電暫時占據(jù)優(yōu)勢，但僅僅只是贏了一兩場戰(zhàn)役，整個戰(zhàn)爭還沒有結(jié)束。

總結(jié)

以上是生活随笔為你收集整理的三星攻克3nm工艺关键GAA技术，将领先台积电于2022年规模量产的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。